用于帶有PCIe的嵌入式系統(tǒng)的散/聚式DMA

　　在PCIe中，通過分割處理來支持讀操作，當(dāng)讀請(qǐng)求發(fā)出時(shí)，PCIe鏈路上將要傳輸?shù)臄?shù)據(jù)不會(huì)立即得到。在這種情況下，支持延遲處理的DMA控制器將自動(dòng)放棄總線控制，并允許DMA中任何其他被激活的通道來競(jìng)用總線控制。

　　圖2：具有DMA高層架構(gòu)的PCIe。

　　實(shí)時(shí)處理方面獲得的好處

　　PCIe串行協(xié)議的一些最苛刻的應(yīng)用是那些要求實(shí)時(shí)或準(zhǔn)實(shí)時(shí)的數(shù)據(jù)傳遞。在這類系統(tǒng)中，像語(yǔ)音和視頻處理，需要采用運(yùn)算增強(qiáng)引擎來滿足數(shù)據(jù)塊嚴(yán)格的處理時(shí)間要求。這些硬限制不僅增加了運(yùn)算增強(qiáng)芯片內(nèi)部的軟件工作的數(shù)據(jù)處理和減小延遲的負(fù)擔(dān)，而且也增加了流處理硬件的負(fù)擔(dān)。一種提供較小的數(shù)據(jù)包延遲和較高的系統(tǒng)吞吐率的方法是在數(shù)據(jù)進(jìn)入系統(tǒng)背板上傳輸之前，將數(shù)據(jù)塊分成較小的數(shù)據(jù)包。這樣，可以采用較小的接收緩沖器，并確保不會(huì)出現(xiàn)哪個(gè)數(shù)據(jù)引擎的負(fù)荷過重的問題。