基于FPGA的兩種DDS實現

相位累加器是由一個加法器和一個寄存器構成，假設累加器位數N=6，那么000000代表0弧度，000001代表弧度，相應的000010代表(2π／64)*2弧度，111111代表(2π／64)*63弧度。若頻率控制字FCW=000011，并且累加器中的初始相位為O，則經過N=21個時鐘周期后形成的二進制序列為000000，000011，…，111111，對應的相位分別為O，(2π／64)*3，…，(2π／64)*63。當第22個時鐘周期到來時，加法器溢出，所有位數重置為0，另一個循環周期開始。查找表可以用FPGA中BlockRAM做成，前面的二進制序列作為地址，相位對應的幅度值作為地址對應的值存儲起來，這樣在時鐘頻率的控制下通過二進制序列可從BlockRAM中讀取相應的幅值，經過D／A后就為所需要的模擬波形。圖3為FPGA綜合后的RTL級電路圖。

2．2 DDWS的數字買現
DDWS的數字實現較為簡單，把通過Matlab抽樣量化后的數據直接保存為．BAT數據格式，然后在FPGA中用IP核的BlockRAM生成一個ROM，把數據存儲進去，這樣就可以根據時鐘要求輸出需要的數據了。
圖4為FPGA仿真后的RTL級電路圖。

3 DDS的性能指標
3．1 頻率分辨率
對于頻率合成方式的DDS，只要是累加器的位數足夠多，理論上可以達到任意無限高的頻率分辨率。由式(1)，若N=39，fclk=1，分辨率可達到0．000 18 Hz。但是對于直讀方式，分辨率是受到硬件D／A速度限制的，一般如果用四倍的頻率速度采集和恢復，分辨率只能達到O．25 Hz。
3．2 SFDR
最常用的評價DDS工作性能的參數是帶外抑制比(SFdR)，它是指有效信號的頻譜幅度與噪聲頻譜幅度的最大值之差。實際的頻譜合成方式的DDS在累加器的輸出和查找表之間還有個相位折斷的過程。若累加器的輸出A為N位，查找表的輸入B為M位，一般情況下N>M，這是為了節約查找表的空間。正是由于這種相位折斷才降低了SFDR，使得DDS的性能變壞。以上參數都是可以根據實際的要求估算出來的，例如要產生一個4 MHz、分辨率為O．4 Hz、帶外抑制比為60 dB的正弦信號，時鐘頻率為100 MHz。那么根據式(2)，可以得到N=11；根據實際經驗，查找表的每位可以產生6 dB的抑制比，所M=60／6=10 b。由于直接讀取法DDS不存在相位折斷的問題，所以往往能得到比較好的SFDR。
3．3 信噪比
由于SFDR只與最大噪聲的頻譜幅度有關，所以相同的SFDR可能有不同的頻譜純度，為此引入了另外一個DDS的性能指標——信噪比(SNR )。信噪比是指信號功率和噪聲功率之比，由于涉及到所有的噪聲，所以跟頻譜純度息息相關，對于頻率分辨率高的DDS，噪聲的能量較低，信噪比較大，頻譜純度好。