基于FPGA與SDRAM的數字電視信號采集系統的設計與實

SDRAM容量大,但是命令多,操作復雜。的命令由、和構成,分別表示行選擇、列選擇與讀寫控制。當每一次只寫入一個字時,必須使用至少個命令,帶寬利用率低于％。為了充分利用的特點,本文采用連續寫入模式來減少的命令開銷,提高帶寬的利用率。連續寫入個字只需要個時鐘,帶寬利用率提高到％ 。因為與通信的帶寬很低,因此每一次只需讀出一個字就可以了。根據系統工作需要,接口模塊只提供必需的連續個寫、單獨個讀的種操作接口,簡化了設計。　

SDRAM的命令與時序。為了實現高效的存取,提高總線的利用率,接口模塊采用的高速時鐘。當得到數據存取模塊的讀要求后,向連續寫入個字,當得到接口模塊的讀請求后讀出個字,其他時間保證進行刷新工作,以免數據丟失。

SDRAM是易失性存儲器,需要保證在內對內的數據進行刷新操作,否則內的數據將會丟失。由于系統采用了高速訪問時鐘,而且采用連續寫入個數據的模式,總線的帶寬利用率最高只有,當從讀出數據時的總線帶寬利用率就更低了,大量時間處于空閑狀態。因此可以讓在空閑狀態進行數據刷新工作,當有數據讀寫要求時退出刷新操作,進入讀寫操作,其狀態轉移圖如圖所示。一個完整的寫入操作執行以下命令序列：,,,連續個,,。一個完整的讀出操作執行以下命令序列：,,,,。

SDRAM特有的操作。在上電后進入不定態,為了讓進入確定的狀態必須進行以下的上電序列操作：保持至少INHI比特和命令外不能有其他命令;在一個命令后施加命令;接著施加個命令;最后施加命令設置工作模式。本文采用如圖所示的上電序列。

SDRAM中的數據需要傳輸到計算機中進行下一步的數據提取等再處理工作。由于此項工作沒有實時性的要求,所以采用簡單的低速并口接口實現與的通信。當發出一個讀的邏輯地址時,接口模塊將其低位的地址保留,其余高位地址發送給接口模塊轉換為的塊地址,行地址與列地址、并同時向接口發出讀命令。當讀出比特數據后,根據保留的低位地址選擇出一個比特數據,然后傳輸給。由于可能存在同時讀寫的請求,所以采用一個仲裁器對的訪問要求進行仲裁。優先滿足寫入請求,在寫入操作結束后再響應讀出請求

PC里通過軟件進行。軟件與硬件配合使用減少了修改硬件的風險,提高了系統的可維護性和可升級性。硬件系統采集到的是每一個采樣點的數據,并不區分數據是否在消隱期等。通過后期軟件處理將數字化的電視信號根據行場結構提取出具有×可見窗口的有效數據,并根據仿真要求安排亮度與色度信號的排列格式。當應用于不同場合進行數據采集時,只要修改數據后處理部分的軟件和內的數據采集模塊就可以實現系統的移植,而不需要改動硬件設計。

Stratix系列30F780C7型號和×的。采用語言實現的編程。整個采集系統使用了,個邏輯單元。

ITU601標準的數字電視信號的時鐘頻率為,數據為比特,其中比特亮度信號,比特色度信號,比特行同步信號和比特場同步信號。一場電視信號的數據量約是。項目開發的算法分析需要采集連續幀場的數據。采用的就可以保證存儲容量。該系統能夠完整不失真地采集連續場的數字電視信號。采集的電視信號用于芯片降噪、去隔行和畫質增強等算法分析與仿真中。

SDRAM容量來實現。本系統是面向數字電視采集應用開發的,如果前端增加就可以實現對模擬信號的采集。由于主控部分在中實現,只需對系統的數據采集部分的位寬等進行相應的修改就可以適應不同的應用。如果使用或等高速總線接口實現與機的數據傳輸,該系統還可以脫離容量的限制,實現實時采集。