基于FPGA控制的數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)
加入技術(shù)交流群
2．3 模數(shù)轉(zhuǎn)換(ADC)電路
ADC電路如圖4所示。題目要求采樣頻率fs=8kHz，字長(zhǎng)=8位，可選擇轉(zhuǎn)換時(shí)間不超過(guò)125 μs的8位A／D轉(zhuǎn)換芯片，ADC0809的轉(zhuǎn)換時(shí)間為100μs，可選用ADC0809。音頻信號(hào)經(jīng)過(guò)放大、濾波送給ADC0809 ADC電路，將模擬量轉(zhuǎn)換為數(shù)字量，再經(jīng)可編程器件送給存儲(chǔ)芯片。cp、oe、eoc、start、ale、din[7．．0]接圖9。本文引用地址：http://www.104case.com/article/191341.htm
2．4 語(yǔ)音存儲(chǔ)電路
存儲(chǔ)芯片HM628128D管腳如圖5所示。HM628128D可存儲(chǔ)8位131072字，5V供電，靜態(tài)RAM。語(yǔ)音存儲(chǔ)時(shí)間≥10s。HM628128D在數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)硬件電路中的接線如表1所示。HM628128D讀寫功能如表2所示。
2．5 數(shù)模轉(zhuǎn)換(DAC)電路
DAC如圖6所示。題目要求變換頻率fc=8kHz，字長(zhǎng)=8位，可選擇轉(zhuǎn)換時(shí)間不超過(guò)125μs的8位D／A轉(zhuǎn)換芯片，DAC0800的轉(zhuǎn)換時(shí)間為100ns，可選用DAC0800。存儲(chǔ)芯片輸出的數(shù)字量經(jīng)可編程器件圖9送給DAC0800 DAC電路，將數(shù)字量轉(zhuǎn)換為模擬量。
評(píng)論