基于動態可重構FPGA的容錯技術研究

摘要：針對重構文件的大小、動態容錯時隙的長短、實現的復雜性、模塊間通信方式、冗余資源的比例與布局等關鍵問題進行了分析。并對一些突出問題，提出了基于算法和資源多級分塊的解決方法，闡述了新方法的性能，及其具有的高靈活性高、粒度等參數可選擇、重構布線可靠性高、系統工作頻率有保障的優點。
關鍵詞：容錯；動態重構；Retiming；STARs

太空中存在大量的宇宙射線和高能帶電粒子，它們對星載電子系統的照射會導致系統出錯，甚至永久損壞。其所造成的輻射效應主要有位移損傷效應、電離輻射總劑量效應、瞬時電離輻射效應、單粒子效應等。而且由于器件集成度高，每個記憶單元的尺寸小，引起翻轉所需的臨界電荷也小，所以SEU的問題在空間器件上越來越嚴重。
現場可編程門陣列(FPGA，Field Programmable Gate Array)靈活、可重構的特性，對于克服器件設計錯誤和后天所導致的故障有效。基于可動態可重構FPGA，動態容錯技術在理論上已得到發展，并出現了多種方法，其基本原理都是將備用的配置文件重新裝載到FPGA上，以消除原有的暫態錯誤或者繞過故障區。
但在實際應用過程中涉及到許多問題。容錯粒度的大小選擇，是其中較突出的一個，這會影響到重構文件的大小、動態容錯時隙的長短、資源利用率、實現的復雜度等方面。另外模塊間通信方式、檢錯與定位的實現、冗余資源的比例與布局、暫態與永久錯誤的處理與分析都是有待深入研究的問題，很多方法過于復雜不容易實現或者過于簡單而容錯性能得不到保障，并且對以上這些問題分析不充分。
本文基于多種具體的實現方法，對這些問題進行了全面的分析與研究，并權衡各個方面，提出了基于算法和資源多級分塊的方法，對其性能進行了分析。
這種方法中粒度、冗余資源比例等多項參數可以選擇，重構時沒有模塊間布線的要求，能有效保障系統工作頻率。

1 基于動態可重構FPGA的幾種容錯技術
1．1 基于Retiming理論的方法及分析
重定時(Retimg)技術的應用是建立在容錯粒度較小的基礎上的一種容錯方法。它最初是針對靜態電路以優化系統時鐘為目的，且在整個電路設計過程中只使用一次。現在通過在FPGA中多次使用，改變觸發器的位置以及增減觸發器的數量可以達到重構的目的，并保證整個系統的功能穩定以及工作時序的協調。使用這種方法時，先根據約束條件生成一個Retiming矩陣，這個矩陣決定了觸發器(FF)可能的各種布局。當電路出現故障時，通過調用矩陣的信息重新定位不同的FF以使電路恢復正常。
這種方法主要的特點就是不改變系統的功能而改變系統的結構特性，重構策略簡單。如果結合可進化算法，處理器可以實時地計算得到有效的FF的重新布局。基于Retiming的實時重構可以有效地降低暫態故障的影響，尤其是SEU。同時這種方法配置文件量比較小，粒度水平高，重構過程系統開銷小。
但是由于這種方法對電路的重構能力有限，所以容錯能力得到一定的限制，尤其對于永久故障則容錯率較低。其次，當完成FF的重新配置后，電路需要一個初始化時間，這個時間隨著電路規模的增大而增大，當電路的規模和復雜度增大時這種方式的重構將導致較大的系統開銷，這樣電路規模受到限制并且對接口布線要求較高。圖1所示給出了以相關器為例的兩種可能的重構結構，其中小方塊為FF。

1．2 基于STARs的方法及分析
基于移動自檢測區域(STARs)的動態容錯技術，是一種基于FPGA的具有多種容錯級別的在線容錯技術。它不僅可以進行邏輯工作區域的容錯，也可以進行布線區域的容錯。
基于STARs的方法，FPGA被劃分為系統工作區和檢測區，在檢測區中進行內建自測試。若當前的被檢測區完成被檢測后STAR和相鄰工作區的Slice交換位置，這樣依次進行，最終STAR可以覆蓋整個FPGA。其優勢是，檢測診斷總是在STAR中進行，不影響系統的工作，可以有充足的時間來進行精確的診斷和生成針對故障區的配置文件，并實現冗余。

這種方法采用了動態系統時鐘的概念。系統初始工作在最大時鐘頻率下，當部分重構使得某些部分的延時增加，那么根據布線的時序分析結果，通過周期可編程的時鐘產生器降低時鐘頻率，以滿足系統工作要求。這克服了一般容錯方法中系統在整個壽命期工作在較低時鐘頻率下的缺點。