新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > 第二代串行 RapidIO 和低成本、低功耗的 FPGA

        第二代串行 RapidIO 和低成本、低功耗的 FPGA

        作者: 時間:2011-05-02 來源:網(wǎng)絡 收藏

        低成本、擁有SRIO功能的的作用和優(yōu)勢
        如上所述,許多處理都由于DSP和NPU而失敗,而通常情況下,它們兩者的分工不同。DSP應用,盡管也進行密集型處理,但往往需要更多的中斷驅(qū)動(如門鈴),因為它們是在處理陣列中實現(xiàn)的,或者要接口到一個SRIO開關(guān)或終端——可能甚至要提供從SRIO到另一個基于SERDES的協(xié)議,如GbE或PCIe的橋接機制。而NPU更多地扮演了一個警察的角色來進行數(shù)據(jù)處理,主要負責通信量和隊列處理。如圖3中的示例所示,說明了低成本、可以如何協(xié)助實現(xiàn)一個成功且有效的系統(tǒng)解決方案。

        圖3 應用示例


        FPGA因其固有的靈活性和快速的產(chǎn)品上市時間的優(yōu)勢,超越了ASIC而長期受到市場歡迎,但是最近,這些優(yōu)勢只能通過使用高級的高端器件才能實現(xiàn),這就提高了成本和功耗預算。之前,低成本、FPGA僅限于“接口邏輯”和“錯誤修正”應用。然而,隨著FPGA的價值定位大大地擴展,現(xiàn)在已不再是如此。為了支持處理需求,保持嚴格的成本和功耗預算,F(xiàn)PGA的架構(gòu)已經(jīng)經(jīng)歷了發(fā)展變化,顯著地提高了性能、特性和邏輯密度,并且以比傳統(tǒng)FPGA更低的功耗和價格來實現(xiàn)。增強的功能,如集成的SERDES、高速嵌入式DSP塊、DDR3存儲器支持和嵌入式存儲器功能,已成為處理設計中的關(guān)鍵組成部分。系統(tǒng)工程師和設計工程師現(xiàn)在能夠利用這些可編程平臺實現(xiàn)復雜的信號路徑應用,支持RRH和基帶處理功能,以及有線和圖像處理應用,并且與傳統(tǒng)、高端的帶有SERDES功能的FPGA產(chǎn)品相比,具有更低的功耗和成本。

        小結(jié)
        系統(tǒng)設計人員將繼續(xù)面臨設計更高性能系統(tǒng)并同時保持較低的系統(tǒng)構(gòu)建和運營成本的壓力。而這種壓力還將繼續(xù)延續(xù)下去。


        過去,F(xiàn)PGA在系統(tǒng)設計中發(fā)揮了重要作用,但現(xiàn)在還需要新的性能,同時需要降低整個系統(tǒng)的構(gòu)建和運營成本。功能豐富、低成本的FPGA實現(xiàn)了快速的產(chǎn)品上市時間與較短的投資回報周期,并且擁有能夠適應不斷發(fā)展的標準的靈活性和性能。系統(tǒng)/設計工程師現(xiàn)在還擁有了一個令人興奮的、改進的工具集來解決不斷演進的信號處理市場的挑戰(zhàn)。


        上一頁 1 2 下一頁

        關(guān)鍵詞: RapidIO FPGA 串行 低功耗

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉
        主站蜘蛛池模板: 林州市| 平原县| 大同市| 泰安市| 清原| 涿州市| 乳山市| 蚌埠市| 铜陵市| 安平县| 城步| 濮阳县| 宜兴市| 民乐县| 平远县| 资溪县| 清水县| 宜春市| 北京市| 浮梁县| 稻城县| 双牌县| 罗平县| 即墨市| 溆浦县| 旬阳县| 体育| 阿巴嘎旗| 台前县| 花垣县| 株洲市| 梁平县| 从江县| 织金县| 大悟县| 厦门市| 正定县| 拉孜县| 射洪县| 西丰县| 鸡泽县|