基于FPGA無線傳感器網絡MAC控制器的設計

(1)IDIE：初始狀態。當接收狀態機上電復位或者成功接收到幀時，進入到此狀態。收到RxCSP_en信號時，開始數據接收過程。
(2)Rx_Preamhle：接收前導序列。啟動序列檢測器，開始檢測數據線上符合IEEE802．15．4協議的序列。
(3)Rx_Length：接收數據幀長度。在這個狀態下，開始接收數據的長度，同時存入計數器寄存器。
(4)Rx_MPDU：接收數據幀MPDU部分。這個狀態下，接收幀的有效數據。每接收到1 Byte有效數據后，便產生接收FIFO緩存寫信號，同時將數據寫入到接收FIFO。如果接收數據CRC校驗有誤或者接收過程中發生堵塞現象，則狀態機退回到初始狀態。
(5)Rx_CRC_CHECK：接收CRC校驗。接收數據包的CRC校驗碼，同時啟動CRC校驗的過程。
(6)Rx_RSSI_PAD：幀末尾RSSI值填充。計算RSSI強度值，并附著CRC校驗結果，將該字節填入接收FIFO。
(7)Rx_CRC_PAD：CRC狀態和Correlation值填充。
2．3 CSMN／CA協處理器模塊
CSMA／CA協處理器是MAC控制器設計中的核心模塊。協處理器主要包括指令寄存器、4個輔助寄存器以及控制信號產生模塊。通過指令寄存器、4個輔助寄存器與系統CPU接口的功能。同時，控制信號產生模塊產生MAC控制器發送和接收模塊所需要的控制信號。
MAC控制器包括4種工作狀態：
(1)睡眠狀態：在該狀態下，除協處理器模塊外，所有子模塊的時鐘都將停止，從而降低功耗。只有當協處理器執行發送使能指令或接收使能指令時，才離開睡眠狀態。
(2)發送狀態：當協處理器執行發送使能指令時，進入發送狀態。如果一幀發送完成，則自動轉入接收狀態。
(3)接收狀態：當協處理器執行接收使能指令時，進入接收狀態。因為接收狀態是主要的工作狀態，所以在成功接收完一幀或幀校驗失敗后依然處于接收狀態。
(4)發送應答幀狀態：當協處理器執行應答指令時，進入到此狀態。
無論在那種狀態，一旦執行了休眠指令，控制器立即進入睡眠狀態。
2．4 接口模塊
接口模塊分為和系統MCU的特殊功能寄存器接口以及和與物理層芯片的物理接口。MCU要想控制MAC控制器的運行，就必須采用一種接口與它進行通信，本文采用SPI接口。
SPI(Serial Peripheral Interface)是一種串行外圍設備接口，是Motorola首先在其MC68HCXX系列處理器上定義的。優點如下：第一，它是一種高速的，全雙工，同步的通信總線；第二，它只占用4根線，節約了芯片的管腳，同時為PCB的布局上節省空間。SPI接口主要應用在EEPROM，Flash，實時時鐘，A／D轉換器，還有數字信號處理器和數字信號解碼器之間。
SPI的通信原理：它以主從方式工作，這種模式通常有一個主設備，一個或多個從設備，需要至少4根線。
(1)SEL：從設備使能信號，由主設備控制。
(2)MOSI：主設備數據輸出，從設備數據輸入。
(3)MISO：主設備輸入，從設備數據輸出。
(4)SCLK：時鐘信號，由主設備產生。
其中，SEL是控制芯片是否被選中，也就是說只有片選信號為預先規定的使能信號時，對此芯片的操作才有效。這就允許在同一總線上連接多個SPI設備成為可能。由SCLK提供時鐘脈沖，MOSI和MISO則基于此脈沖完成數據傳輸。數據輸出通過MOSI，MISO線，數據在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取，完成一位數據傳輸。輸入也使用同樣的原理。這樣，在至少8次時鐘信號改變內，就可以完成8位數據的傳輸。MAC控制器采取的是上升沿接收、下降沿發送、高位先發送。

3 綜合結果
本設計采用Verilog語言，FPGA芯片使用Altera公司的Cyclone，整個設計都是在Altera公司的Quartus8．0下進行綜合、布局布線以及仿真。表1是綜合結果。

4 結束語
本文給出了完全用FPGA實現無線傳感器網絡MAC控制器的設計方法，該方法只需外接物理層芯片和MCU便可完成網絡功能。從而有效降低了成本，減少了版面積，提高了整個系統的集成度。