2．2 三態門總線分時傳輸的Multisim仿真實驗
1)仿真實驗電路創建 構建仿真實驗電路如圖5所示。本文引用地址：http://www.104case.com/article/191005.htm
電路的輸出邏輯表達式為
字組產生器產生三態門的EN1、EN2、A1、A2信號，邏輯分析儀顯示三態門的EN1、EN2、A1、A2及Y信號波形。
2)字組產生器輸出字組的設計 設計字組產生器輸出信號時，將工作方式控制量EN1、EN2設計成分時為1，A1、A2輸入信號設計成變化周期不同，以驗證分時傳輸的工作工程。
加入技術交流群
評論