便攜式超高頻RFID讀寫器的FPGA實現
加入技術交流群
2 系統硬件電路設計
2．1 Cyclone EP1C3T144 FPGA最小系統
FPGA最小系統包含可編程門陣列、電源電路、時鐘電路、復位電路、配置電路、濾波電路。現場可編程門陣列采用EP1C3T144。它基于1．5 V，0．13μm全銅SRAM工藝、TQFP144封裝；104個I／O口，支持各種I／O標準；支持LVDS，數據傳輸率為311 Mbps；2910LE邏輯單元、
288 Kb RAM、1個PLL鎖相環，支持66 MHz 32位PCI標準，支持外接133 MHz DDR SDROM；單獨有源時鐘接口，外接20 MHz頻率的有源晶振；專用配置電路接口，3．3 V LVTTL供電。FPGA基于SRAM技術，掉電數據易失，采用Altera公司配套的EPCS1JTAG下載模式。系統采用硬件和軟件復位：硬件復位接FPGA nconfig引腳，按下此鍵FPGA代碼從EEPROM重新配置；軟件復位是編寫代碼時設置reset引腳，按照代碼運行。
由于FPGA芯片內部EEPROM空間有限，FPGA芯片外掛一個2KB EEPROM 24C02，24C02與400kHz I2C接口兼容。供電電壓為1.8～6.0V，供電電流為3mA，具有頁寫緩沖器和寫保護功能，SOP8封裝。它還具有讀寫次數多、保存時間長、功耗低的特點。24C02硬件接口電路如圖2所示。本文引用地址：http://www.104case.com/article/190983.htm
2．2 USB串行總線接口電路
CH372簡易USB通用串行總線接口集成電路，兼容+5 V和+3．3 V供電，最大工作電流為30 mA，外接12 MHz頻率晶振，20引腳SOP封裝；兼容USB2．0數據傳輸協議，支持HID設備熱插熱拔，內置USB底層通信協議，自動完成標準USB事件枚舉；支持數據控制傳輸、批量傳輸、終端傳輸；默認鏈接端點0所有事件，FPGA負責數據傳輸與處理，使用方便，CH372硬件接口電路如圖3所示。
2．3 CC1100 RF收發電路
CC1100是一款極低功耗UHF收發集成電路。其通信效果好、抗干擾性能強、穿透力強、靈敏度高；可自由設置收發頻率，可設置范圍為300～348 MHz、400～464MHz、800～928 MHz，可編程控制數據傳輸速率最高可達500 kbps，4線SPI(SI、SO、SCLK、CSn)接口。CC1100正
常工作電壓為3．3 V，最高輸入電壓3．6 V，每個引腳輸入電壓應相同。868～915 MHz發送模式輸出功率為+10 dBm，電流為30 mA，接收最大功率為+10 dBm，硬件自動CRC校驗，支持ASK調制解調，調整外圍元件可方便調整收發頻率。CC1100采用數據緩沖技術，具有2個64字節FIFO，緩沖發送和接收數據。CC1100可軟件設置RF發送功率、收發模式、調制格式、信道選擇和帶寬、數據傳輸速率、整機工作模式等。
CC1100屬于半雙工通信，接收和發送在射頻控制模塊RF CONTRON控制下分時進行，解調由積分器向下積分完成，AGC電路控制回路增益；調制基于直接頻率合成，載波信號由晶振與內部PLL電路產生，發送模塊和接收模塊稍有區別。接收模塊包括：低噪聲放大器LAN、積分器INTEGRATION、模數轉換ADC、解調器DEMODU-LATOR、向前數據誤差處理器FEC／INTERLEAVER、包處理PACKET HANDLER、接收數據緩沖器RXFI FO、數字接口電路DIGITAL INTERFACE TO MCU；發送端與接收端不同的模塊有：壓控振蕩器VCO、混頻器MIXER、發送數據緩沖器TXFIFO，數據收發由不同模塊分時完成。
CC1100具有2種工作狀態——空閑狀態和工作狀態，每種狀態對應電流不同。空閑狀態可分為等待WAIT狀態，內部電流1．9 mA；睡眠SLEEP狀態，內部電流400～900 nA；晶振的停振狀態僅維持寄存器值不變，內部電流160 nA；工作狀態可分為接收(RX)和發送(TX)狀態，接收狀態根據接收信號強弱內部電流在14．2～15．4 mA范圍變化。發送狀態下，發送信號功率大小隨工作電流變化。14 mA時發射功率為-10 dBm，29 mA時發射功率為+20 dBm。根據工作狀態調整工作電流，可實現整機最低功耗。
由于采用ISO18000-6C標準射頻空中接口協議，系統采用889 MHz發射和接收頻率，改變CC1100第12、13引腳外接電容C1、C2，電感L1、L2的參數可調整射頻收發頻率，發射天線采用50 Ω偶極子天線。12、13引腳LC網絡器件參數可由軟件SmartRF studio仿真得到，參考CC1100官方DATASHEET，根據實際情況微調。CC1100數據收發原理圖如圖4所示。
評論