利用FPGA實現與DS18B20的通信功能

4FPGA與DS18B20的通信

4.1DS18B20的操作模塊

FPGA需要完成DS18B20的初始化、讀取DS18B20的48位ID號、啟動DS18B20溫度轉換、讀取溫度轉化結果。讀取48位ID號和讀取溫度轉換結果過程中，FPGA還要實現CRC校驗碼的計算，保證通信數據的可靠性。
以上操作反復進行，可以用狀態機來實現。狀態機的各種狀態如下：

　RESET1：對DS18B20進行第一次復位，然后進入DELAY狀態，等待800μs后，進入CMD33狀態。
CMD33：對DS18B20發出0×33命令，讀取48位ID值。
GET_ID：從DS18B20中讀取48位ID值。
RESET2：對DS18B20進行第二次復位，然后進入DELAY狀態等待800μs后，進入CMDCC狀態。
CMDCC：向DS18B20發出忽略ROM命令，為進入下一狀態作準備。
CMD44：向DS18B20發出啟動溫度轉換命令，然后進入DELAY狀態等待900ms后進入下一狀態。
RESET3：對DS18B20進行第三次復位。
CMDCC2：
向DS18B20發出忽略ROM命令，為了進入下一狀態作準備。
GET_TEMP：從DS18B20中讀取溫度測量數值。
DELAY：等待狀態。
WRITE_BIT：向DS18B20中寫入數據位狀態。
READ_BIT：從DS18B20中讀取數據位狀態。在該狀態中每讀取1位數據，同時完成該數據位的CRC校驗計算。所有數據都讀取后，還要讀取8位CRC校驗位。這8位校驗位也經過CRC校驗計算，如果通信沒有錯誤，總的CRC校驗結果應該是0。這時可將通信正確的數據保存到id和temp_data寄存器中。

設計中采用Verilog語言建立DS18B20操作模塊”DS18B20_PROC”。在該模塊中實現以上的狀態機功能。該模塊的定義為module　DS18B20?PROC(sysclk，reset，dq_pim，id，temp_data，dq_ctl)。

從仿真波形可以看出，系統上電后的10ms左右，FPGA可以讀出DS18B20的48位ID值，這樣，主CPU在系統復位后很短的時間內就可以讀取ID值，進行相應的處理。