FPGA平臺架構用于復雜嵌入式系統

設計嵌入系統的主要挑戰來自于需要同時優化眾多設計因素。這些需要優化的設計因素包括單位成本、NRE（不可回收工程）成本、功率、尺寸、性能、靈活性、原型制造時間、產品上市時間、產品在市場生存時間、可維護性、可重配置能力、工程資源、開發和設計周期、工具、硬件/軟件劃分，以及其他許多因素。

Virtex-II ProTM平臺FPGA產品基于高性能的Virtex-IITM結構，為嵌入式系統設計提供了一個極靈活的解決方案。利用Virtex-II ProTM器件，嵌入式系統設計人員可以在單片器件內集成范圍廣泛的硬和軟IP核心，其中的硬件和固件具有可升級能力，從而可延長產品的在市場生存時間。 Virtex-II 結構的可編程能力降低了系統開發時間并使單個平臺FPGA解決方案可適用于多種應用。Virtex-II ProTM FPGA使系統設計人員可在整個開發周期中對系統進行優化，同時還為硬件和軟件設計任務折衷提供了無與倫比的協同設計靈活性。硬件/軟件系統劃分允許設計人員可以控制以效率最高的方式實現所需要的功能。

Virtex-II ProTM平臺FPGA產品提供了一個可以滿足多種應用的處理、DSP和連接功能要求的平臺，這些應用包括光學網絡系統、千兆位路由器、無線蜂巢式基站、調制解調器陣列、專業視頻廣播系統、測試和測量設備、生物醫療系統、工業控制器，以及其他許多應用。下面我們重點列出了Virtex-II ProTM平臺FPGA的主要特性和功能。

Rocket I/OTM 收發器

Virtex-II ProTM 器件提供了高達16個千兆位并串和串并收發器，可以支持不同的高速串行標準，如Gigabit Ethernet、 Fiber Channel、 Infiniband、 Serial ATA、 RapidIO、 3GIO、 Aurora、和XAUI。其通道綁定功能可以結合多個通道提供高于3.125Gb/s的數據傳輸速率。Rocket I/OTM收發器支持物理媒體附加子層（串行化器、并串轉換器、時鐘和數據恢復、發送/接收緩沖器）和物理編碼子層（8B/10B編碼器/解碼器和彈性緩沖器）。

PowerPCTM 405 處理器

Virtex-II ProTM 器件可提供多達4個高性能、低功耗、高速IBM PowerPCTM 405微處理器核心。在器件中集成PowerPC核心是利用IP-Immersion架構完成的。IP-Immersion架構允許硬核心擴散分布到平臺 FPGA結構中的任意位置，同時還可保持與周圍邏輯陣列間的無與倫比的連接能力。利用處理器局部總線（PLB）和采用CoreConnect互連總線片上總線架構的外設總線，處理器可以控制和管理多種外設資源。運行在300+MHz時鐘下，能夠提供420+ Dhrystone MIPS性能的PowerPCTM 405微處理器核心提供了眾多下一代嵌入式系統所需要的處理能力。

18位×18位乘法器

Virtex-II ProTM 器件提供多達216個嵌入式18位×18位二進制補碼乘法器。這些嵌入式乘法器為實現18位× 18位帶符號乘法提供了一個快速高效的方法。一個乘法器模塊與一個SelectRAM存儲器塊相關聯。乘法器模塊針對利用塊SelectRAM一個端口的數據進行了優化。利用這些乘法器，讀取/相乘/累加操作和DSP濾波器結構變得異?？焖俸透咝省electRAM存儲器和乘法器資源都連接到四個交換矩陣以實現與通用布線資源的連接。

全局時鐘

高頻率設計需要低畸變的高級時鐘分配。在多數大密度設計中通常需要大量全局時鐘。所有的Virtex-II ProTM器件都包含16個全局時鐘緩沖器，支持16個全局時鐘區域。這些時鐘域支持進行更高水平的邏輯集成，并免除了進行復雜的時鐘樹分析的需要。16 個時鐘緩沖器還是“無毛刺”同步2:1復用器。這些復用器可以在任意時間在兩個異步（或同步）時鐘間進行切換。

數字時鐘管理器（DCM）

Virtex-II ProTM器件提供多達8個數字時鐘管理器（DCM）。每一個DCM都支持零延遲時鐘緩沖、精確相位移動和頻率合成控制。

DCM還支持對其輸出時鐘進行90°、180°和270°的相移。異常靈活的頻率合成可提供輸入時鐘頻率分數倍數或整數倍數的時鐘輸出頻率。