基于NoisⅡ的程控數字信號源設計

摘要：直接數字頻率合成(DDS)技術在現代通信領域占據重要地位。在此提出了將Altera公司的NoisⅡ軟核嵌入到FPGA器件內部來控制高性能直接數字頻率合成器AD9854的方案，詳細說明了系統設計電路的結構和軟件設計的方法。提出了一種新的信號源控制方法，該系統具有頻率分辨高、相位輸出連續、可視化界面、多波形輸出等優點，具有較高的市場實用價值。
關鍵詞：NoisⅡ；DDS；FPGA；信號源

0 引言
直接數字頻率合成(DDS)方式即通過可編程技術從一個標準參考時鐘產生多種頻率，解決了傳統波形發生器高頻段波形失真的缺點。而Altera公司提供的SoPC Builder工具將NoisⅡCPU軟核嵌入到FPGA內部以控制高性能DDS器件AD9854，利用NoisⅡ占用芯片子資源少，成本低，可移植性高的特點。結合專用DDS的高速型和完備性，很好地解決了控制時序的不連續性。同時又大大減少處理器外圍擴展元件數目，降低外圍電路布局走線的復雜度，提高系統的抗干擾能力，控制靈活方便，具有較高的性價比。便于今后升級擴展。

1 系統功能的整體描述
該系統主要包含3個單元：FPGA控制單元、AD9854信號產生單元和人機交互單元。系統整體框圖如圖1所示。系統了實現3種波形輸出，可產生0～32 MHz的正弦波、方波以及FSK信號，同時在液晶上顯示出相應的波形以及工作參數。外部鍵盤可以設置信號參數。

1．1 FPGA控制單元
FPGA電路如圖2所示。其中NoisⅡ為32位的軟核CPU，外接64 Mb的SDRAM芯片和一片EPCS16的FLASH芯片。定義了一個基于Avalon總線接口的鍵盤控制器，用于對外接鍵盤進行掃描和譯碼。利用SoPC Builder中現有的LCD控制器IP來實現對LCD的控制。擴展了AS下載和JTAG調試口，方便程序控制。