基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

摘要：IEEE 1394串行總線(xiàn)以其高速實(shí)時(shí)性的特點(diǎn)和靈活可配置的拓?fù)浣Y(jié)構(gòu)為提高系統(tǒng)性能提供了一種有效的途徑。文中介紹了IEEE Std 1394b總線(xiàn)系統(tǒng)的功能和特點(diǎn)，并以FPGA和DSP為控制核心設(shè)計(jì)了1394b雙向數(shù)據(jù)總線(xiàn)傳輸系統(tǒng)，最后闡述了系統(tǒng)的硬件設(shè)計(jì)、工作流程以及總線(xiàn)的配置過(guò)程。
關(guān)鍵字：1394b；FPGA；DSP；PCI9054；串行總線(xiàn)

0 引言
隨著時(shí)代和技術(shù)的發(fā)展，對(duì)于數(shù)據(jù)總線(xiàn)帶寬的要求越來(lái)越高，現(xiàn)有的總線(xiàn)標(biāo)準(zhǔn)越來(lái)越難以滿(mǎn)足實(shí)際應(yīng)用中對(duì)高總線(xiàn)速率的要求。先進(jìn)的總線(xiàn)技術(shù)對(duì)于解決系統(tǒng)的瓶頸，提高系統(tǒng)性能起著至關(guān)重要的作用，同時(shí)為了實(shí)現(xiàn)批量數(shù)據(jù)的傳輸，IEEE又公布了支持更高傳輸速率的IEEE Std 1394b-2002(簡(jiǎn)稱(chēng)1394b)串行總線(xiàn)標(biāo)準(zhǔn)，高速可升級(jí)性可支持高達(dá)800 Mb／s下的數(shù)據(jù)傳輸速率，并且能夠向后兼容先前的1394-1995和1394a標(biāo)準(zhǔn)。由于1394b是一種數(shù)據(jù)傳輸速率更高的串行總線(xiàn)標(biāo)準(zhǔn)，支持異步傳輸和等時(shí)傳輸兩種傳輸方式。分層的軟件和硬件模型可使其通信建立在事務(wù)層、鏈路層和物理層協(xié)議的基礎(chǔ)之上。本文充分利用FPGA和DSP芯片的硬件資源，基丁1394b傳輸協(xié)議和規(guī)范的基礎(chǔ)上，介紹139 4b數(shù)據(jù)傳輸系統(tǒng)的硬件設(shè)計(jì)結(jié)構(gòu)、系統(tǒng)的工作流程和總線(xiàn)的配置過(guò)程。

1 1394b的特點(diǎn)
1394b雙向數(shù)據(jù)傳輸系統(tǒng)的主要特點(diǎn)如下：
(1)高速可升級(jí)：支持100 Mb／s、200 Mb／s、400 Mb／s和800 Mb／s的傳輸速率，使用塑料光纖時(shí)可以提高到3．2 Gb／s；
(2)支持點(diǎn)到點(diǎn)傳輸：各個(gè)節(jié)點(diǎn)可脫離主機(jī)自主執(zhí)行事務(wù)；
(3)即插即用：可以在任何時(shí)候向1394b網(wǎng)絡(luò)添加或移除設(shè)備，既不用擔(dān)心會(huì)影響數(shù)據(jù)的傳輸，也不需要進(jìn)行重新配置，總線(xiàn)會(huì)重新枚舉，節(jié)點(diǎn)也可以自動(dòng)配置，無(wú)需主機(jī)干預(yù)；
(4)熱插拔：無(wú)需將系統(tǒng)斷電就可以加入或移除設(shè)備；
(5)傳輸距離：采用CAT-5UTP5線(xiàn)(5類(lèi)非屏蔽雙絞線(xiàn))時(shí)，可以保證傳輸速率在100 Mb／s的前提下將傳輸距離延長(zhǎng)至100 m，使用玻璃光纖時(shí)可在3．2Gb／s的前提下延長(zhǎng)至50 m；
(6)支持兩種傳輸方式：包括等時(shí)(Isochronous)和異步(Asynchronous)數(shù)據(jù)傳輸方式；
(7)拓?fù)浣Y(jié)構(gòu)：設(shè)備間采用樹(shù)形或菊花鏈拓?fù)浣Y(jié)構(gòu)，每條總線(xiàn)最多可以連接63臺(tái)設(shè)備；
(8)可提供電源：一些低功耗設(shè)備可以通過(guò)總線(xiàn)取得電源，而不必為每一臺(tái)設(shè)備配置獨(dú)立的供電系統(tǒng)；
(9)公平仲裁：等時(shí)傳輸具有較高的優(yōu)先級(jí)，同時(shí)異步傳輸也能獲得對(duì)總線(xiàn)的公平訪問(wèn)；
(10)提高系統(tǒng)性能：將資源看作寄存器和內(nèi)存單元，可以按照CPU內(nèi)存的傳輸速率進(jìn)行讀／寫(xiě)操作，因此具有高速傳輸能力。

2 1394b數(shù)據(jù)傳輸系統(tǒng)的硬件實(shí)現(xiàn)
由于1394b鏈路層芯片必須通過(guò)PCI總線(xiàn)接口與FPGA進(jìn)行相連，實(shí)現(xiàn)數(shù)據(jù)的傳輸。如果只用FPGA和DSP來(lái)實(shí)現(xiàn)對(duì)PCI外設(shè)的控制，需要設(shè)計(jì)復(fù)雜的接口邏輯，在1394b高速數(shù)據(jù)傳輸系統(tǒng)中不僅會(huì)影響FPGA本身的性能，而且會(huì)給FPGA之外的電路或者系統(tǒng)帶來(lái)諸多問(wèn)題。因此這里采用PCI9054總線(xiàn)接口芯片配合FPGA和DSP來(lái)實(shí)現(xiàn)1394b雙向數(shù)據(jù)傳輸系統(tǒng)，將對(duì)復(fù)雜的PCI總線(xiàn)接口的控制轉(zhuǎn)換為對(duì)相對(duì)簡(jiǎn)單的本地總線(xiàn)接口的控制，不僅對(duì)PCI協(xié)議有著良好的支持，而且提供給設(shè)計(jì)者良好的接口，大大減少了設(shè)計(jì)者的工作量。PCI9054芯片在PCI總線(xiàn)端支持32位／33 MHz，當(dāng)本地總線(xiàn)端采用32位數(shù)據(jù)總線(xiàn)時(shí)，其數(shù)據(jù)傳輸速率可達(dá)132 MB／s，故能夠滿(mǎn)足1394b總線(xiàn)上800 Mb／s的數(shù)據(jù)傳輸速率要求。
本設(shè)計(jì)中的主控芯片采用Altera公司的EP2C70F672C6型FPGA主流芯片，DSP選用TI公司的TMS320C6415 DSP芯片，1394b套片選用TI公司的鏈路層芯片TSB82AA2和物理層芯片TSB81BA3，PCI9054采用PLX公司的32位33MHz的PCI總線(xiàn)通用接口芯片。1394b雙向數(shù)據(jù)傳輸系統(tǒng)的硬件總體結(jié)構(gòu)圖如圖1所示，主要由現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)模塊、DSP模塊、AD／DA數(shù)據(jù)轉(zhuǎn)換接口模塊、SPI數(shù)據(jù)輸入／輸出接口模塊、串口(UART)通信模塊、SRAM存儲(chǔ)模塊、EPCS串行配置器件模塊、FLASH存儲(chǔ)模塊、PCI9054模塊以及1394b套片模塊組成。