基于CPLD的系統硬件看門狗設計

仿真波形2如圖5所示。由仿真波形可看出，在EN高電平時，不會輸出喂狗信號，使能信號測試通過，喂狗信號存EN使能時如不能存限定時間內喂狗，則輸出系統復位信號。由仿真波形看出功能得到實現。
3．2 硬件平臺驗證
在伺服控制器上對基丁CPLD的硬件看門狗功能進行驗證。DSP上電初始化完成后，先止常輸出喂狗信號一段時間，然后停止輸出喂狗信號，通過示波器捕獲CPLD輸出的系統復位信號，波形如圖6所示，光標1是系統復位信號SYS_RST波形，光標2是DSP輸出的喂狗信號WDT波形。從波形圖前半段可以看出，WDT正常喂狗時，SYS_RST保持高電平，當WDT保持高電平一段時間后SYS_RST輸出低電平，實現系統復位。復位后經過一段時間的初始化過程后，WDT開始正常喂狗。

通過以上軟件的功能仿真和硬件平臺上的驗證，可以看出，基于FPGA／CPLD的系統外部硬件看門狗的功能得到實現，與預期目標吻合。

結語
在數字伺服控制系統中，利用其中已包含的CPLD或FPGA電路設計硬件看門狗模塊，既可以滿足系統對硬件看門狗功能的需求，又可以節省專用的看門狗芯片，節省電路板的空間，提高了系統的可靠性，提高了可編程邏輯器件的資源利用率，并且可以針對不同的系統上電、復位等時序要求靈活配置時間參數。經驗證，沒計達到了看門狗電路的功能要求，能夠有效保證軟件的可靠性，亦可應用于其他數字控制系統平臺。