基于FPGA和DSP的高速圖像處理系統

整個系統的程序運行如圖4所示，從高速壓縮系統軟件流程圖中可以清楚的看到，FPGA和DSP各自的程序運行遵循著自己的一套規則，但是它們之間的之間又實時的完成著數據的交互。FPGA向DSP方向的指令，是通過FPGA方面設置了一個中斷信號，當DSP接受到該信號的時候，就開始從雙口RAM中按照規則進行原始數據的讀取；DSP如果要完成向FPGA方面進行數據傳輸時，遵循的一個類似的執行規則，DSP會提供一個能夠進行辨別的信號，讓其從雙口RAM中把壓縮后的圖像數據讀進來。

4 測試結果
將FPGA上的程序下載EPCS中和將DSP開發程序燒寫進FLASH(默認自舉方式)，對實時圖像處理系統進行軟硬件聯合調試。設置采集和處理圖像分辨率為640×480，視頻YUV下采樣率選4：1：1，DSP中壓縮一幀圖像所用的時間在23 ms左右，壓縮比基本上在10：1～20：1的范圍內，且SNR值基本上保證在30 dB以上。23 ms的DSP壓縮時間，再加上每幀采集、傳輸和JPEG文件存儲所用的時間，大約在31 ms左右，因此系統整體效率上能保證對采集來的圖像做實時處理。測試結果表明系統的開發已經達到預定的設計要求。

5 結論
本文基于FPGA和DSP，設計了一種結構簡單、成本低、性能高、功耗低的高速圖像處理系統。在總結現有的FPGA與DSP高速通訊方式的基礎上，提出了一種利用單片雙口RAM做通信媒質完成FPGA與DSP之間數據高速通訊的結構，為實現更好的嵌入式圖像處理系統提供了一個良好的解決方案。