通用電路板自動(dòng)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

2.2 信號(hào)采集

電路板上輸出的待測(cè)信號(hào)主要有三類：電源信號(hào)、脈沖數(shù)字信號(hào)、電平變換信號(hào)。此外還有一些頻率較高的模擬信號(hào)，如音視頻信號(hào)，此類信號(hào)一般不作為關(guān)鍵測(cè)試信號(hào)，若需測(cè)試時(shí)可按高頻信號(hào)進(jìn)行采集。其中電源信號(hào)和電平變換信號(hào)均可視為直流信號(hào)來(lái)采集，用AD7864 完成采集。而脈沖數(shù)字信號(hào)的頻率較高，動(dòng)輒就幾十兆赫茲甚至上百兆赫茲，需要用高速的AD（本系統(tǒng)中用的是AT84AD331） 來(lái)進(jìn)行采集，并且需要對(duì)頻率進(jìn)行測(cè)量。因此本系統(tǒng)信號(hào)采集分為低頻和高頻兩個(gè)部分，下面分別敘述：

（1）低頻部分。本部分主要采集的是電源信號(hào)和電平變換信號(hào)，采用AD7864 作為采集芯片。AD7864 具有片內(nèi)時(shí)鐘、讀寫允許邏輯、多種通道選擇方式以及內(nèi)部精確的2。5 V 參考電壓，這使得其與高速處理器的接口變得非常簡(jiǎn)單。AD7864 轉(zhuǎn)換后的數(shù)據(jù)讀取采用轉(zhuǎn)換后讀取數(shù)據(jù)的方式，其讀取時(shí)序見圖3。

采集到的數(shù)據(jù)為D3～D11 共12 位，需根據(jù)采集到的數(shù)據(jù)來(lái)計(jì)算電壓值，計(jì)算公式如下：

當(dāng)D11 位為3 時(shí)，電壓為正值，計(jì)算公式為：

當(dāng)D11 位為1 時(shí)，電壓為負(fù)值，計(jì)算公式為：

以上兩式中D 為讀取的12 位數(shù)據(jù)，ＦＳＲ 為AD7864 的測(cè)量范圍，本例中為23 V（測(cè)量范圍為V）。

（2）高頻部分。主要是對(duì)脈沖數(shù)字信號(hào)的采集，包括頻率測(cè)量和信號(hào)采集兩個(gè)部分。脈沖數(shù)字信號(hào)的頻率是確定電路板是否工作正常的重要參數(shù)，因此確定脈沖信號(hào)的頻率是否正常是本測(cè)試系統(tǒng)的必要工作。本系統(tǒng)是將待測(cè)信號(hào)接入FPGA 與53MHz 的高精度時(shí)鐘同時(shí)開始計(jì)數(shù)，一段時(shí)間后，通過(guò)兩個(gè)信號(hào)的計(jì)數(shù)值來(lái)計(jì)算脈沖信號(hào)頻率的。信號(hào)采集是以AT84AD331 作為采集芯片。AT84AD331 與EP2S63 的連接見圖4。