基于FPGA的IRIG-B編碼器的設計

圖5中，通道1(從上至下第一個信號)為M12T輸出的100 pps信號PPMl2；通道2(從上至下第三個信號)為IRIG-B的直流編碼輸出信號；通道3(從上至下第二個脈沖)為從PPM12信號中恢復的每秒脈沖數信號；通道4(最下面的波形)為IRlG-B編碼的交流輸出波形。圖5中示波器的觸發點即為B碼參考點Pr。

4.3 IRIG-B編碼輸出

4.3.1 直流碼輸出

為了保證輸出信號的邊沿和抗干擾，將第4.1節得到的TTL電平B碼信號和秒脈沖經高速光耦隔離，輸出電路如圖6所示。

圖6中，輸入信號IRIG_B為第4.1節所述FPGA編碼模塊輸出的直流編碼信號；pps為FPGA從M12T的100 pps信號中恢復的秒脈沖信號；D350和D351實現了TTL／RS485的電平轉換。

4.3.2 模擬調制電壓輸出

IRIG-B編碼的交流碼輸出電路如圖6所示。將第4.2.3節所述數字調制信號通過DAC接口輸出到MAX5712上進行D／A轉換，經過AD8601濾除高次諧波后，再用電容耦合到由晶體管Q301構成的電壓放大器中，然后經600：600的隔離變壓器輸出。

5 結 語

利用FPGA和M12T授時型GPS內核構成的IRIG-B編碼模塊采用M12T的100 pps信號觸發IRIG-B編碼器，使得編碼輸出的每個碼元上升沿均與GPS模塊嚴格一致，每個碼元間隔嚴格相等，而且每個碼元的上升沿均可作為同步參考點。利用FPGA的并發處理能力，使得系統實時性好。本文介紹的基于查找表的B碼編碼方法和通過查找表的數字調制方法具有占用資源小，設計簡單，調制輸出高次諧波小，信號邊沿穩定等特點。

經過軟件仿真和系統測試，本文實現的B碼編碼器中DC碼參考點Pr和M12T GPS模塊的pps參考點的時間誤差小于20 ns，與絕對時間參考點之間的誤差小于40 ns，AC碼與DC碼之間的延遲為100 ns。利用上述方法實現的模塊已經成功地應用在我公司的通信管理機和同步時間服務器中，現場運行結果穩定、準確、可靠。