可編程邏輯在數字信號處理系統中的應用

摘要：介紹了可編程邏輯器件在數字信號處理系統中的應用。并運用VHDL語言對采用Lattice公司的ispLSI1032E可編程邏輯器件所構成的乘法器的結構、原理及各位加法器的VHDL作了詳細的描述。該乘法器的是大特點是節省芯片資源，而且其運算速度取決于輸入的時鐘頻率。

1、引言

隨著半導體技術的發展，可編程邏輯器件在結構、工藝、集成度、功能、速度和靈活性等方面有了很大的改進和提高，從而為高效率、高質量、靈活地設計數字系統提供了可靠性。CPLD或FPGA技術的出現，為DSP系統的設計又提供了一種嶄新的方法。利用CPLD或FPGA設計的DSP系統具有良好的靈活性和極強的實時性。同時，其價格又可以被大眾接受。由于乘法器在數字信號處理系統中具有廣泛的應用，所以本文以乘法器的處理系統中具有廣泛的應用，所以本文以乘法器的設計為例，來說明采用可編程邏輯器件設計數字系統的方法。如果想使系統具有較快的工作速度，可以采用組合邏輯電路構成的乘法器，但是，這樣的乘法器需占用大量的硬件資源，因而很難實現寬位乘法器功能。本文這種用于序邏輯電路構成的乘法器，既節省了芯片資源，又能滿足工作速度及原理的要求，因而具有一定的實用價值。

2、系統構成

該乘法器通過逐項移位相加來實現乘法功能。它從被乘數的最低開始，若為1，則乘數左移后再與上一次的和相加；若為0，左移后與0相加，直到移到被乘數的最高位。圖1是該乘法器的系統組成框圖。該控制模塊的STAR輸入有兩個功能：第一個功能是將16位移位寄存器清零和被乘數A[7…0]向8位移位寄存器加載；第二個功能為輸入乘法使能信號。乘法時鐘信號從CLK輸入，當被乘數加載于8位移位寄存器后，它由低位到高位逐位移出，當QB=1時，選通模塊打開，8位乘數B[8…0]被送入加法器，并與上一次鎖存在16位鎖存器中的高8位相加，其和在下一個時鐘上升沿被鎖存到鎖存器內；當QB=0時，選通模塊輸出為全0。如此循環8個時鐘脈沖后，由控制模塊控制的乘法運算過程自動中止。該乘法器的核心元件是8位加法器，其運算速度取決于時鐘頻率。

圖1 乘法器的系統組成框圖（8×8位）

3、加法器的實現

加法器的設計需要考慮資源利用率和進位速度這兩個相互矛盾的問題，通常取兩個問題的折衷。多位加法器的構成有并行進位和串行進位兩方式，前者運算速度快，但需占用較多的硬件資源，而且隨著位數的增加，相同位數的并行加法器和串行加法器的硬件資源占用差距快速增大。實踐證明，4位二進制并行加法器和串行加法器占用的資源幾乎相同，因此，由4位二進制并行加法器級聯來構成多位加法器是較好的折衷選擇。以下為由兩個4位二進制并行加法器級聯構成8位二進制加法器的 VHDL程序：