基于FPGA的逆變控制系統的研究

2．1 標準正弦信號產生模塊
采用DDS技術將一個完整周期的正弦波1 024等分后，把數據存儲到ROM中，在每次系統時鐘的上升沿到來時，相位累加器(32位)將頻率控制字與相位輸出值相加，取累加器的高10位作為地址進行ROM查表，調用ROM中的數據即可實現正弦信號。
正弦輸出信號的頻率f0由系統時鐘頻率fs與頻率控制字K共同決定：

其中頻率控制字K通過鍵盤輸入，因此可通過改變頻率控制字來改變輸出信號的頻率，從而得到頻率可調的正弦波信號。
該系統需要三個相位彼此相差120°的SPWM脈沖信號。傳統設計需要在FPGA內部存儲三個正弦函數表，非常浪費芯片的邏輯資源。本文只對A相進行離散化處理，另外兩相依據相位差±120°，即取B相時，將A相時刻的地址位加上1／3的周期約341，取C相時，將A相時刻的地址位減去1／3的周期約341即可。
2．2 三角波產生模塊
這里通過一個10位的可逆計數器來產生數字化的三角波。可逆計數器對系統時鐘不斷地進行計數，先執行加法從0計數到1 024，再執行減法從1 024到0，周而復始，生成數字化三角載波。
2．3 反饋模塊
為了保證輸出電壓的穩定，采用電壓瞬時值反饋，將逆變器輸出的電壓瞬時值按一定比例采樣處理后，與標準正弦形狀的逆變器輸出基準電壓相減，以得到瞬時的輸出電壓誤差，然后再對此誤差進行比例積分調節，并將其作為調制波與三角載波進行比較得到SPWM脈沖。由于跟蹤的是瞬時電壓的變化，其輸出波形畸變較低。
2．4 SPWM信號產生模塊
采用雙極性自然采樣法，將FPGA生成的 3 路正弦波與三角波進行數字量比較。當正弦波數值大于等于三角波數值時，比較器輸出高電平；當正弦波數值小于三角波數值時，比較器輸出低電平，從而產生6路SPWM波。由于開關器件的開關速率限制，為了防止上下橋臂產生直通現象而損壞開關器件，在產生SPWM波時要設置死區時間。
本模塊的設計采用狀態機的設計方法，將反饋模塊輸出的調制波幅值取為sin，三角波計數器的計數值為tri，死區時間控制量為ed，在生成SPWM波的過程中，設置4個狀態S0，S1，S2，S3。
(1)S0狀態為三角波計數器增計數，且tri=sin，雙路輸出DH，DL均為0；延時一段時間，進入S1狀態；
(2)S1狀態為三角波計數器增計數，且tri=sin+ed，DH輸出為0，DL輸出為1；延時一段時間，進入S2狀態；
(3)S2狀態為三角波計數器減計數，且tri=sin，雙路輸出DH，DL均為0；延時一段時間，進入S3狀態；
(4)S3狀態為三角波計數器減計數，且tri=sin-ed，DH輸出為1，DL輸出為0；延時一段時間，進入S0狀態。