基于CPLD的智能寬帶去邊沿抖動技術

模擬信號通過比較器，或放大后通過數字門電路，都可實現幅度離散化而成為脈沖數字信號。實際電路中，在閾值VT附近一般有兩極限值：有效低電平輸入的最大值VA、有效高電平輸入的最小值VB，如圖3(c)所示。當輸入落在之間的模糊區中，尤其是在靠近VT附近時，內部電路就相當于一個增益非常大的開環放大器，后級竄入的微小反饋都會引起振蕩而形成多次觸發。因此，即使把一個足夠幅度足夠光滑的低頻正弦波形加到門電路的輸入端，由于過VT點電壓斜升率太小，當通過邏輯模糊帶(ΔV=VB-VA)的時間(t2-t1)遠大于門電路傳播延遲tpd時，其輸出必將是前后沿都多次抖動的脈沖波形(圖3d)。對于比較器，ΔV一般為幾毫伏，而TTL門電路，VB=2.4V，VA=0.8V，所以會更易出現邊沿抖動。

數字電路中產生邊沿抖動的機理

數字電路中產生邊沿抖動主要發生在以下幾個方面：(1)開關器件的多次觸發;(2)邏輯設計的缺陷;(3)不匹配終端長線效應。

開關器件的多次觸發是最常見的，如鍵盤按鍵的多次連接，繼電器的觸頭多次接觸等等，本來只有一次信號變化卻形成了若干次變化。邏輯設計缺陷產生抖動的機理是：邏輯冒險或競爭，邏輯設計不合理造成瞬時毛刺，這種情況也是經常發生，很難完全避免。在無終端匹配的長線上，高頻脈沖信號在線上多次往返傳播，將在脈沖前后沿形成長長的余振，當余振幅度足夠大時，對接收端門電路即成為沿抖動。

邊沿抖動產生的危害

對于狀態數據信號，邊沿抖動的危害一般較小，僅當系統正好在沿抖動時刻采樣才會引起數據錯誤。控制信號、復位信號的邊沿抖動常會造成的誤操作，引起邏輯混亂，甚至損壞執行機構。而如果時鐘信號發生沿抖動，利用該時鐘沿工作的鎖存器、計數器、定時器等電路的結果將可能完全錯誤。

常規去抖動方法

針對抖動的產生機理，我們把常規去抖動的方法也歸納為兩類：去模擬信號抖動方法和去開關信號抖動方法，分別被用在模擬電路部分設計和數字電路設計中進行去抖動處理。

去模擬信號抖動方法

由于模擬信號的質量經常是引起抖動的源頭，因而對模擬信號的處理更受關注。常用的方法主要包括以下幾個方面：(1)平滑濾波;(2)施密特觸發器;(3)單穩態觸發器。

平滑濾波是常用的方法。讓信號從檢測帶的隨機快速變化鈍化為緩變信號，濾除不相干的頻率成分，這樣就可以弱化引起抖動的信號分量，在檢測帶內就可準確檢測信號的邏輯電平。電路實現一般是用電阻電容或加運算放大器組成的有源/無源低通、帶通或帶阻濾波器。

施密特觸發器對信號的整形是利用了電平延遲形成觸發電平屏蔽區間的原理。當輸入信號電平超過門限VB使輸出置成高電平后，僅當輸入電平下降到比VB更低的門限VA時才能使輸出翻轉，而之間過程是保持不變。于是，只要信號抖動范圍小于高低門限電平差，即可保證不發生抖動。而且，由于上下翻轉電平有足夠的差值，輸出上下沿將會陡直，減小了后續門電路出現沿抖動的可能性。

單穩態觸發器對信號的整形是利用了時間延遲形成觸發時間屏蔽區間的原理。當信號超過某個電平時，觸發器翻轉，在內部定時沒有完成前不隨信號變化而變化，定時時間由外部電路設定，這樣也可對信號頻率已知情況的信號去除掉快變抖動。

去開關信號抖動方法

去除數字信號引入和處理時出現的抖動常有以下三種途徑：(1)RC濾波;(2)軟件去抖動方法;(3)優化設計。

RC濾波是消除開關量器件抖動的最常見且有效的一種硬件方法，其實質與模擬處理方法中的單穩態觸發器相似。比如，對鍵盤按鍵操作時，按鍵一般都會多次接觸，常用的做法是加一個RC濾波電路，這樣，只要設置的時常數大于抖動時間，即可有效消除抖動。軟件去抖動方法一般是通過多次檢測加上延時、比較來實現的。比如，對鍵盤按鍵操作時產生的抖動，可以多次檢測，在一定的時間內是相同的鍵值則認為按下了一次，超過了一定的時間則認為有連續按鍵操作。

對于數字信號處理中(邏輯設計不合理)產生的抖動， 主要靠優化設計來解決。比如器件選擇、同步設計、匹配終端等等。器件選擇上，利用在頻帶、速度、精度等各方面相對實際需求有較大裕量的器件，這會使得信號受器件延時等影響造成的抖動大大減小。同步設計可以有效防止信號變化時出現的不必要的中間過程，一般是把異步設計的電路改成同步電路，這樣各路信號經過幾乎相同的時延，避免了中間過程變化引起的抖動。匹配終端的設計對于頻率高端信號很有效。