基于DDS IP核及Nios II的可重構信號源設計
加入技術交流群
2．7 SOPC硬件系統配置
在SOPC硬件系統的開發中，除了集成前面設計的DDSIP外，還集成了諸多SOPC Builder組件庫中的標準組件，主要有Nios II CPU、UAR T、JTAG UART、定時器、Avalon三態總線橋、片上存儲器、片外存儲器、PIO、SDRAM控制器、FLASH控制器等，如圖6所示。
3 結論
論文以直接數字頻率合成技術為理論依據，開發了DDSIP核，搭建了基于SOPC技術的信號發生器硬件系統，通過改變LPM_ROM模塊中的波形數據，可以實現任意波形信號的產生。系統除了數／模轉換部分外，其它部分都是在FPGA內部完成，具有實現容易、方便，減小了PCB設計的復雜度以及開發難度，縮短了開發周期等優點，同時，系統還具有很大的伸縮性，系統集成度高，屬于SOC的范疇，符合技術發展潮流。本文引用地址：http://www.104case.com/article/189756.htm
評論