Verilog HDL硬件描述語言：task和function說明語句

task和function說明語句的區別

task和function說明語句分別用來定義任務和函數。利用任務和函數可以把一個很大的程序模塊分解成許多較小的任務和函數便于理解和調試。輸入、輸出和總線信號的值可以傳入或傳出任務和函數。

任務和函數往往是大的程序模塊中在不同地點多次用到的相同的程序段。學會使用task和function語句可以簡化程序的結構，使程序明白易懂，是編寫大型模塊的基本功。

任務和函數有些不同，主要的不同有以下4點。

(1)函數只能與主模塊共用同一個仿真時間單位，而任務可以定義自己的仿真時間單位。

(2)函數不能啟動任務，而任務能啟動其他任務和函數。

(3)函數至少要有一個輸入變量，而任務可以沒有或有多個任何類型的變量。

(4)函數返回一個值，而任務則不返回值。

函數的目的是通過返回一個值來響應輸入信號的值。任務卻能支持多種目的，能計算多個結果值，這些結果值只能通過被調用的任務的輸出或總線端口送出。Verilog HDL模塊使用函數時是把它當作表達式中的操作符，這個操作的結果值就是這個函數的返回值。下面讓我們用例子來說明。

例如，定義一任務或函數對一個16位的字進行操作讓高字節與低字節互換，把它變為另一個字(假定這個任務或函數名為：switch_bytes)。

任務返回的新字是通過輸出端口的變量，16位字的字節互換任務的調用源碼如下：

switch_bytes(old_word,new_word);

任務switch_bytes把輸入old_word的字的高、低字節互換放入new_word端口輸出。

而函數返回的新字是通過函數本身的返回值，16位字的字節互換函數的調用源碼如下：

new_word = switch_bytes(old_word);