基于FPGA的實時視頻圖像采集與顯示系統的設計與實

摘要：主要針對目前視頻圖像處理發展的現狀，結合FPGA技術，設計了一個基于FPGA的實時視頻圖像采集與顯示系統。系統采用FPGA作為主控芯片，搭栽專用的編碼解碼芯片進行圖像的采集與顯示，主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設置等幾個功能模塊。采用FPGA的標準設計流程及一些常用技巧來對整個系統進行編程。重點在于利用FPFA開發平臺對普通相機輸出的圖像進行采集與顯示，最終能在連接的RCA端口顯示屏顯示。
關鍵詞：FPGA；視頻圖像采集；編碼芯片；解碼芯片

0 引言
隨著時代的發展，人們在圖像處理領域取得了相當多的成果，研究出了很多算法，例如中值濾波、高通濾波等。在圖像的傳輸過程中，各種噪聲源的干擾和影響常常會使圖像的質量變差。由于用一般的軟件實現的圖像預處理算法處理的數據量大，實現起來會比較慢，如果說對于一些實時性要求比較高的系統，那么處理速度往往是要考慮的關鍵要素，因為一旦實時性達不到，就不能第一時間記錄下信息。另外，實時圖像處理技術的日新月異和圖像處理系統的發展有著千絲萬縷的聯系。在實時圖像處理系統中，關鍵的技術是對實時圖像的采集和處理，圖像采集的速度、質量直接影響到這個系統的性能。

1 系統硬件設計
本系統基于FPGA的實時圖像與顯示系統，由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。主要功能為對攝像頭送來的視頻數據進行采集，并采用專用視頻解碼芯片將模擬視頻轉化成數字視頻；將采集進來的數據存儲到內嵌的SDRAM中；采用專用視頻編碼芯片將數字視頻信號轉換為模擬信號送顯示器輸出。系統的方案圖如圖1所示。

系統上電后，FPGA管理單元通過I2C總線對SAA7113H解碼芯片進行初始化；CCD攝像頭輸出的PAL制式模擬視頻輸入SAA7113H解碼模塊。FP GA將解碼后的圖像通過輸入緩沖FIFO存放到外部SRAM；再用SDRAM進行奇偶場的合并，滿一幀后圖像進入FPGA進行內部圖像處理，經輸出緩沖進入SAA7121編碼模塊轉換為模擬視頻輸出。通過按鍵的選擇可控制使其輸出圖像亮度增強及字符疊加。本節將圍繞系統中的視頻圖像解碼芯片及編碼芯片作具體分析。
1. 1 解碼芯片外圍電路
SAA7113H主要由模擬轉換電路、亮度信號電路、色度信號電路、同步電路、輸出信號格式、總線控制及時鐘生成等組成。AI11、AI12、AI21、AI22為四路模擬輸入通道，AOUT為模擬測試輸出通道，VP00～VP07為解碼輸出通道，這些通道的選擇及格式配置都通過I2C總線來完成的。另外，SDA為I2C總線的數據輸入／輸出端，SCL為串行時鐘輸入端，LLC為行鎖定系統時鐘頻率輸出信號，頻率為27 MHz，XTALI、XIAL是外部晶振連接端，TDO／TDI為邊界掃描測試數據的輸出／輸入端，TCK、TMS為邊界掃描的時鐘和測試模式輸入端。SAA7113H的芯片結構圖如圖2所示。

1．2 編碼芯片外圍電路
SAA7121視頻編碼芯片，可以將數字的YUV數字編碼為PAL或者NTSC制式的CVBS輸出或者S端子輸出的模擬視頻信號，單一的3．3 V供電，可通過I2C接口對芯片內部電路進行控制。該芯片內有三個片內10位視頻D／A轉換器分別對應Y，C和CVBS，兩倍過采樣。通過I2C總線協議對SAA7121的各個控制寄存器進行配置就可使其滿足系統要求，芯片的最大特點也是在于僅需一個24. 576 MHz的晶振就可以滿足所有視頻標準的應用。