基于FPGA和虛擬儀器的DDS信號發生器設計
加入技術交流群
直接數字合成器由3部分組成，如圖5所示。本文引用地址：http://www.104case.com/article/189491.htm
其中：
1)ADDER32B作為32位數據加法器，提供可控步進的頻率值；
2)REG32B作為32位移位寄存器，與ADDER32B一起組成累加器，將接收到的32位數據反饋到ADDER32B完成以外部端口F為鍵控頻率字(即上文提到的)的步進；
3)ROM作為讀取存儲器波形數據，根據步進地址讀取存儲器中的10位長度的波形數據，送入DA轉換器。
3 DDS信號發生器結果分析
圖6為仿真波形，可以看到，對于不同的頻率控制字F給出的不同值，對應每一個時鐘輸出的采樣點的步幅變化不同。圖7為采用Quartus Ⅱ自帶的測試工具SignalTapⅡ(嵌入式邏輯分析儀)對設計結果進行分析，如圖7所示為F鍵控頻率字設為16H時生成的正弦信號。圖8是在示波器上觀察的由DAC產生經低通濾波器處理后的真實波形。
4 結束語
文中采用LabVIEW虛擬儀器技術結合FPGA技術實現的DDS信號發生器，通過利用計算機的強大功能，把傳統儀器的設計、編輯都放到計算機上完成，并通過通訊接口傳輸數據，實現不同波形的輸出。通過對系統仿真和實際測試，結果表明該DDS信號發生器不僅能產生理想的輸出信號，還具有集成度高。穩定性好和擴展性強等優點。
fpga相關文章:fpga是什么
低通濾波器相關文章:低通濾波器原理
負離子發生器相關文章:負離子發生器原理 離子色譜儀相關文章:離子色譜儀原理 鎖相環相關文章:鎖相環原理
評論