流水線ADC中高速比較器的設(shè)計(jì)和分析

　　在上面的式子中，Av(0)為前置增益運(yùn)放的直流小信號(hào)增益，Rout 是運(yùn)放的等效輸出阻抗， c t 為時(shí)間常數(shù)。R1 可以通過(guò)工作在深線性區(qū)的PMOS 管來(lái)代替，表達(dá)式為，

　　根據(jù)公式(6)(7)，減小R1 可以使得 c t 減少，從而使響應(yīng)速度指數(shù)增加，但是，同時(shí)減小R1，也使得Av(0)變小，從而使得響應(yīng)速度線性下降。由此可見(jiàn)，與Av(0)相比， c t 對(duì)延遲時(shí)間的影響要顯著多。因此，在設(shè)計(jì)時(shí)，對(duì)Av(0)要有個(gè)合理的設(shè)置。

4、模擬仿真與結(jié)果分析

　　在Cadence Composer 環(huán)境，使用Spectre 對(duì)本文的比較器進(jìn)行仿真。時(shí)鐘的模擬頻率為100MHz，電源電壓為3.3V，模擬的條件為T(mén)ypical。

　　在圖4 中，Vin+和Vin-為差分三角波信號(hào)，頻率為2.5MHz，峰-峰值為1.455v~1.855v。Vref+和Vref-為差分直流信號(hào)，它們的差值為31.25mv，4 位子FlashADC 的1/2LSB。信號(hào)的共模電壓為1.65v。V+和V-分別為鎖存比較器的正負(fù)端輸出，Vout+和Vout-分別為最終輸出的正端和負(fù)端。從圖4可以看出當(dāng)Vin+和Vin-的差值小于1/2LSB 時(shí)，Vout+和Vout-的電壓值發(fā)生翻轉(zhuǎn)。圖5為圖4的局部放大圖，可以看出傳輸比較器的延遲為680ps。在這種情況下整個(gè)電路消耗0.29mW 的功耗。

圖4 比較器的仿真波形

圖5 圖4的局部放大圖

　　表1 中，前置增益動(dòng)態(tài)比較器，電阻分配比較器（0.35um 和0.5um）、差分對(duì)比較器和電荷分配型比較器的性能進(jìn)行總結(jié)。從表1中，可以看出與其它比較器相比，前置增益運(yùn)放動(dòng)態(tài)比較器擁有最低的功耗和失調(diào)電壓。

表1 五種比較器的性能[1]

5、結(jié)論

　　本文介紹了一種高速電壓比較器，采用了前置增益運(yùn)放鎖存比較器。根據(jù)仿真結(jié)果，比較器在100MHz 的采樣頻率下消耗0.29mW 的功耗，并且具有6.5mV的低失調(diào)電壓。因此，此比較器較適合用于流水線ADC。

　　本文作者的創(chuàng)新點(diǎn)：采用前置增益運(yùn)放鎖存的結(jié)構(gòu)并結(jié)合版圖，減小了失調(diào)電壓；增加了隔離電路，減小了踢回噪聲；分析了前置增益運(yùn)放，改善了傳輸延遲時(shí)間。