流水線ADC中高速比較器的設計和分析

　　公式（1）中，

，

　　而Vos2 主要由PM7，PM8，PM9，PM10 失配以及PM6 與PM12 關斷引入的失配引起的電荷Q 所組成的，表達式為，

　　因此，總體的失調電壓為，

　　根據公式（5），只要Av 足夠的大，那么整個比較器的運放的失調就可以認為主要由前置增益運放的失調電壓Vos1 造成的。
　　在公式（1）~（5）中，Avtn, Avtp, n Ab , p和 Ab 是與工藝相關的常數，和是前置運放負載晶體管的失調電壓，和是輸入晶體管的失調電壓，因此加大晶體管的面積可以得到較小的失調電壓。但是，這種方法將加大版圖的面積以及寄生電容，而且也會降低比較器的速度。其實不用增大所有管子的面積，就可以減小比較器的失調電壓。根據公式（5），可以增大增益Av 來減小Vos2 對比較器的失調影響。根據公式（1），可采用減小Vos1的方法如下：1）增大Av，用來減小NM2 和NM3 的失配對Vos1 的影響；2）適量的增加NM2 和NM3 的面積，以減小閾值電壓的失配對Vos1 的影響。

　　圖2 為比較器的版圖。版圖的左邊為前置運放的版圖，右邊為鎖存比較器的版圖。為了減小由于版圖的失配帶來的比較器的輸入電壓，前置運放和鎖存比較器分別采用對稱結構，增加比較器的對稱性。

圖2 比較器的版圖

3.2 踢回噪聲

　　在前置運放的輸出端和鎖存比較器的輸入端之間需要一個隔離電路來減小踢回噪聲[2]。在鎖存比較器的兩個輸入端的晶體管的前面，分別加上一個PMOS管（PM6，PM11）作為開關管，晶體管的共柵電壓用來控制信號。因此，踢回噪聲對整個前置增益運放鎖存比較器的影響就顯著的減小了。

3.3 傳輸延遲時間的改善

　　有兩種方法減小傳輸比較器的延遲：1）降低前置增益運放的時間常數；2）加大前置增益運放的A(s)[5][6]。

　　圖3 為前置增益運放的交流小信號等效模型。根據圖3，可得到等式(6)，(7)

圖3 前置增益運放的小信號等效模型