基于電流折疊技術的CMOS全差分VCO設計

3 系統仿真
對整個系統在TANNER環境下利用Tspice工具和0．5／μm CMOS工藝庫進行仿真。圖3是2．5 V幅度控制電壓和1．O V差動電壓下差分振蕩輸出信號。仿真結果表明，起振時間僅52 ns，輸出信號擺幅1．0 V，振蕩頻率66．25 MHz，功耗僅10 mW。

通常環振頻率調諧范圍在3倍以內，仿真表明振蕩器在差分控制電壓-1．6～+1．6 V范圍內和2．5 V幅度控制電壓下具有163 MHz約6倍(34～197 MHz)的寬調諧范圍，并具有1．O V的常數振蕩幅度，幅度偏差小于50 mV，如圖4(a)所示。保持差分調頻控制電壓、調幅控制電壓和振蕩信號的幅度具有圖4(b)所示的壓控調幅曲線。表明在2．0～4．O V調幅控制電壓下，具有較好的線性調幅特性，可在0．5～2．O V之間線性調幅。

4 結 語
設計的基于電流折疊的全差分壓控調頻調幅振蕩器在O．5μm CMOS工藝下的Spice仿真結果表明，振蕩器具有較大的頻率調諧范圍和調幅范圍；壓控頻率調諧增益和壓控調幅增益的線性度都較好；電路功耗較低，僅 10 mW；不需要電感和電容元件，便于CMOS工藝下的片上集成，并極大地減小了芯片面積。