基于DPWM的高速高精度積分型模／數轉換器

1．1 數字脈寬調制模塊設計
該轉換器的核心控制部分可由單片機、DSP，FP-GA等實現。主要完成DPWM的發生、模擬信號的測量及A／D轉換結果的顯示控制。該設計原型采用Cy-cloneⅡFPGA為控制芯片，其程序的整體結構如圖2所示。

具體工作過程：通過鎖相環得到高速時鐘，用于產生高分辨率的DPWM信號；利用按一定規律調整占空比的DPWM信號實現外部電容電壓的控制，與輸入模擬量信號比較，直到比較器翻轉，此時的Duty×Vref即為A／D轉換結果。在系統中，輸入50 MHz時鐘，通過鎖相環倍頻到400 MHz，A／D轉換精度達到165μV，具體設計如圖3所示，其信號功能如表1所示。

1．2 DPWM發生器設計
DPWM發生模塊通過實時更新的占空比設定值，發出高分辨率的DPWM信號。在該系統中，DPWM信號的頻率為20 kHz，DPWM精度為20 000個時鐘周期／占空比。如圖4所示，其信號功能如表2所示。

1．3 模擬量監測器設計
該模塊的主要功能是實時監測對比結果INT，不斷調整DUTY，得到最終的轉換結果Duty display。模擬開關控制信號ASW則完成一個監測過程的控制。過程如下：電容放電→對地測量校準→模擬測量(占空比改變)→比較器翻轉完成轉換。以上3步不斷循環。模擬測量模塊如圖5所示，其信號功能如表3所示。