一種通用中頻數字化接收機的實現

3 測試結果和分析
利用圖形化編程軟件LabVIEW設計一套系統指標測試程序，用該程序對采集的數據分析后結果如圖6所示。圖6所示的是80 MHz系統采樣時鐘，輸入信號是10．2 MHz的單點頻信號，輸出為2．5 MSPS數據率。可以看出，信噪比(SNR)為71 dB，無雜散動態范圍(SDFR)為77 dB，鏡像抑制比為96 dB。這說明I，Q的正交度高，這一點是模擬中頻接收機無法比擬的。

該中頻數字接收機可處理信號帶寬達到20 MHz以上，因此能夠滿足通訊和雷達系統的一般要求，雖然現在流行用FPGA設計數字接收機，但大容量、高速的FPGA價格昂貴。另外，軟件設計也較復雜，而ISL5416功能強大，設計靈活，價格適中，因此ISL5416相對FPGA設計具有較大的性價比優勢。但在使用時，要注意的是，ISL5416輸出數據具有不可恢復性，若工作時鐘受干擾或中途切換，輸出數據將出錯。
ISL5416提供的兩個信號RESET是復位信號，SYNCin是全局同步信號，RESET有效使整個芯片停止工作，所有寄存器置默認值，而SYNCin有效則刷新NCO控制字，抽取計數器，則重新啟動濾波器。輸出數據計數器時鐘和混頻濾波通道時鐘是兩個支路時鐘。因此，系統電路的時鐘和同步信號受干擾或中途切換，最好用RESET復位，再重新加載數據工作，不能簡單用SYNCin來復位。

4 結 語
目前，中頻數字化接收機已在通訊和雷達產品中普遍運用，產品的通用性、可靠性、可移植性代表了產品的生命力，也符合軟件無線電的思想。本設計的電路能夠較好地實現中頻數字接收機的總體指標，已在多個雷達產品中實現中頻直接采樣，而且也實現了米波段射頻直接采樣數字下變頻，性能穩定可靠，實時處理性強。