基于FPGA的多通道數據采集系統設計
加入技術交流群
在實際應用中并不是每個通道都被使用，AD的采樣率也不只一種，所以在通道的控制和采樣率設置上應該具有可選擇性。
通道和采樣率選擇模塊提供2個8 bit的控制寄存器A和B。如圖3所示，寄存器A的0～4 bit分別對應ADC通道CH0～CH4，5～7 bit保留；寄存器B的8 bit分別對應采樣率FS0～FS7。如果要選擇某幾個通道，只需將寄存器A中相應的位置1，其他位置0，AD采樣控制模塊就會根據該寄存器中的內容使能相應的通道。如果要選擇某一個采樣頻率，只需把寄存器B中相應的位置1，其他位置0，時鐘模塊會產生相應的時鐘控制AD的采樣率。在開啟數據采集之前，ARM應根據所要求的通道和采樣頻率向寄存器A和B寫入相應命令字。本文引用地址：http://www.104case.com/article/188551.htm
2.2 時鐘模塊
本設計中外部輸入時鐘為16.384 MHz。由于設計中各個模塊工作時鐘的不同以及AD采樣率的變化，所以需要多種不同的時鐘信號。時鐘模塊的功能就是根據不同采樣率為各個模塊提供所需的時鐘信號。由于該設計采用同步時序電路，它是基于時鐘觸發沿設計，對時鐘的周期、占空比、延時、抖動提出了較高的要求，為此本設計中采用FPGA所帶的PLL時鐘資源驅動設計的主時鐘，使其達到最低的時鐘抖動和延遲。
2.3 雙口RAM模塊
本設計中雙口RAM用于數據緩存，一方面存儲各個AD芯片轉換的數據，另一方面供ARM讀取數據做進一步的存儲與處理。它具有真正的雙端口，可以同時對其進行數據存取，兩個端口具有獨立的控制線、地址線和數據線。該雙口RAM模塊是通過調用Altera FPGA自帶的參數化模型庫(Mega-lpm)實現的。
2.4 A/D采樣控制模塊
A/D采樣控制模塊的主要任務就是根據ADS1255的轉換時序圖，在其芯片的引腳發出相應的時序控制信號，使ADS1255完成啟動、配置和數據讀取等操作。ADS1255的控制操作如下：首先設置ADS1255的參數配置，讀數據模，然后啟動轉換，通過查詢ADS1255的DRDY信號判斷是否轉換完成，轉換結束后將數據按bit順序讀出。同時將數據輸出給串并轉換模塊，完成一次A/D轉換操作。采樣控制模塊每完成一次采樣操作，則停止等待下一個觸發脈沖的到來。
評論