寬帶CDMA發射機低相噪本振源的設計
加入技術交流群
b.分頻比的確定
由于本項目的信道寬度為2.5MHz，因此理想的比較頻率應為2.5MHz。此時，分頻比N為1470/2.5=588，但LMX2347僅能產生992到32767范圍內的連續分頻比，因此，決定選擇比較頻率為1.25MHz。做出該選擇副作用是由于N值的增加，整體相噪會增加3dB。即使LMX2347的相噪特性下降3dB，其整體特性仍至少優于其他芯片-210-（-220）-3dB=7dB。而且實際仿真表明，當比較頻率為1.25MHz時，EVM為1.66%，仍舊滿足設計要求。
3.3 VCO的選取與指標設定
相位噪聲是VCO設計的關鍵指標。由公式（5）求得合理的VCO在10kHz上的相噪為-95dBc/Hz。
其中，k為相位噪聲譜中帶內最低相噪密度，單位是dBc/Hz，p是帶內峰值相噪。
為減小VCO輸入電容對環路濾波器的影響，規定其輸入電容應小于10pF。
圖片看不清楚？請點擊這里查看原圖（大圖）。
圖3 PLL仿真結果
4 電路設計與仿真
為了方便電路的設計與調試，筆者編寫了一套ADSPLL仿真程序。該程序可以靈活地選擇濾波器階數，并可在每次參數變化后一性給出與該次變化相對應的相噪、雜散、相位余量等參數，使設計者在器件值變化后可了解PLL的整體特性。
仿真軟件以環路濾波器Z參數中的Z21代表環路增益，從而使得環路濾波器拓撲結構可以隨便調整。另外，由于ADS軟件自身的優點，該仿真軟件可以對任何指標進行參數優化，從而得出最優的電路參量。在相位噪聲方面，該仿真程序考慮了1Hz鑒相器相噪、VCO相噪以及環路濾波器各電阻所引入的噪聲。總噪聲為各部分噪聲在PLL輸出端的疊加，如（6）式。
TotalNoise(f)=10log(10PLLNoise(f)/10+10CCONoise(f)/10+10R2-Nsise(f)/10+10R3_Noise(f)/10+10R4_Noise(f)/10+10TotolSpur(f)/10) (6)
該程序給出了PLL電路的開環增益及相位變化。相位余量對應于增益為0dB時的相位變化。考慮到本振源對ACPR參數的影響，在該仿真程序中加入比較頻率上的雜散噪聲。
PLL IC的雜散噪聲由漏電雜散噪聲（Leakage Spur）和脈沖雜散噪聲（Pulse Spur）構成，其計算公式分別為：
LeakageSpur=BaseLeakageSpur+20log(LeakageCurrent/kφ)+SpurGain （7）
PulseSpur=BasePulseSpur+SpurGain+40log(Fcomp/1?Hz) （8）
其中，BaskLeakageSpur為常量16dBc，LMX2347的BasePulseSpur為-322dBc，SpurGain為雜散頻點上的環路增益，Leakage為電荷泵在三態高阻上的漏電流，Kφ為鑒相增益，Fspur為雜散頻點的頻率。
為增強對雜散噪聲抑制以提高鄰道抑制（ACPR）性能，并考慮到1.25MHz的比較頻率，本設計采用4階環路濾波器，在仿真過程中主要以雜散噪聲抑制為優化目標，優化仿真結果如圖3，其中標“□”的線為閉環增益與相位響應，標“×”的線為開環響應。“○”線為總相位噪聲。
（1）相位噪聲參數：根據仿真生的相噪密度，求得PLL電路產生的RMS Phase error=0.95°,EVM為1.66%2%,滿足指標要求；
（2）定時間：664.5μs；
（3）穩定性：相位余量32°；
（4）2.5MHz上相噪與雜散之和為-157.4，可見該本振源的雜散噪聲對2.5MHz上的ACPR影響極小。
評論