推拉輸出電路的動態功耗

HCT總線驅動器上端的輸出電阻：

RC上升時間

當輸出從低電平轉換到高電平時，充電時間常數約等于驅動器輸出電阻乘以輸出負載電容。

TRC=（110歐）*（220PF）=24NS

數值TRC是輸出端電壓從低電壓從低電平狀態升至高電平的63%時所需的時間。升至高電平的90%時所需的時間是TRC的兩倍多一點。一個簡單RC電路的10~90%上升時間是RC乘積的2.2倍：

多么令人驚奇！我們本以為驅動器的最大傳播遲為9NS，而實際的延遲變成了53NS！如果該總線運行在33MHZ上，數據信號在下一比特到來前將沒有足夠的時間上升或下降到滿幅值。我們把總線頻率降至16MHZ，以便讓數據單元獲得更多的間隔時間。

每個驅動器的功耗

VCC=5.5V（最差的情況時的供電電壓）

C=220PF（負載電容）

F時鐘=16MHZ（降低后的時鐘頻率）

F數據=8MHZ（最差的數據周期，是時鐘頻率的1/2）

計算每個驅動器的功耗：

再乘以單個器件封裝內的驅動器數目8，即可得到一個封閉器件的總功耗：

P總=8*0.053=0.424W

一片20個引腳的塑料封裝芯片消耗的能量還會更多。上面例子中的總線設計是不切實際的，因為上升時間太慢，并且驅動器的功耗太高。我們必須將該總線的工作頻率降低到16MHZ以下。