以創新的保護方法適應 ESD保護界線變化

設計工程師為了應對諸如HDMI、SATA、MIPI和DisplayPort等新的輸入/輸出(I/O)接口要求的更高數據率，必須考慮降低ESD保護器件的電容。然而，由于更精微的工藝幾何尺寸更易受到ESD沖擊的影響，制造商迫切期望提供更高等級的保護。傳統ESD架構如今極力提供更適宜的保護等級并支持所期望的數據率，使得設計界面臨左右為難的窘境。因此，工程師必須在系統可靠性和信號質量之間做出困難的折中取舍，實際上會使系統整體性能在某種程度上受損。對于設計能夠同時符合更高數據率和更好ESD保護新需求的芯片的制造商來說，要實現這個目標極具挑戰性。

ESD保護領域的變化
由于采用更小的制造幾何尺寸、片上保護減少及應用環境不斷變化，ESD保護的界線已經大幅改變。我們依次來審視一下這幾種因素。

1 幾何尺寸更小——隨著當今最先進的專用集成電路(ASIC)半導體工藝節點降至90納米及以下，與ESD相關的失效可能發生的電壓和電流電平也變小。

2 片上保護減少——最新芯片越來越容易遭受ESD損傷的情況已經廣為人知。ESD目標規范行業委員會(Industry Council on ESD Target Specifications)近期公布了降低片上ESD保護標準等級的舉措，使得外部ESD保護電路對提供足夠的系統可靠性更為關鍵。

3 應用環境變化——筆記本電腦、手機、MP3播放器、數碼相機及其他便攜消費類設備市場海量擴張，而所有這些設備的使用環境都未受控制(如未使用腕帶接地線或傳導型/接地型桌面)。在這些環境下，用戶可能接觸I/O連接器引腳，同時連接線纜或斷開線纜連接。在正常使用期間，便攜設備也可能積累電荷，并在連接至計算機或電視時，將積累的能量釋放。

使用外部補償來均衡線路阻抗
高速布線方面的一個關鍵因素是整條傳輸線路提供匹配的阻抗。影響特征阻抗的變量有很多，包括走線寬度、電路板介電厚度、板材料和走線上的元件等。增加任何ESD保護電路（由于其本身的電容緣故）會影響線路的阻抗。因此，有必要通過阻抗匹配來為這種情況提供補償。

優化布線的最重要目標是匹配整條線路上的阻抗，而在HDMI規范中，允許的阻抗是100Ω±15%。在線路中增加任何保護器件，無論是二極管、壓敏電阻 、抑制器或聚合物，都會使電容增大，源頭不僅來自器件本身，還包括將器件與印制電路板(PCB)連接在一起的焊盤。電容增加令信號失真，并可能導致視頻質量較差，甚至是兼容性測試失敗。有鑒于此，ESD保護供應商著重于降低器件的電容，但如前所述，這樣會對ESD保護性能構成負面影響。例如，可能通過縮減尺寸來降低二極管電容，但這可能導致電阻增加，使得鉗位電壓更高，以及抵達受保護器件的殘余電流更大。

增加電容的補償技術
系統設計人員為了給保護器件電容增加提供補償，常常需要更改設計，降低電路板上其他位置的電容，或增加額外的電感。典型補償技術包括：

1 增加共模扼流圈或濾波器——采用這種方法時，共模扼流圈的額外電感會補償ESD器件的電容。不利的是，在設計中增加高速共模扼流圈成本可能非常高，應該盡可能避免。

2 減小保護器件所在區域的走線寬度(增加走線電感)——這通常稱作走線頸縮(trace necking)，在僅要求少量補償時可能非常有效。這種方法的一項局限是，在薄介電板上，如果ESD保護器件的電容過高，就難于提供匹配的阻抗。

3 降低走線下的電容——可以通過消除走線下面的任何接地層及僅在ESD元件所在區域降低電容來實現。
雖然以上各種技術都業已成功使用，但它們僅是極佳的次優選擇，因為會使設計復雜度和成本升高。它們要求設計和制造環境受到良好控制，使用更昂貴的外部元件(如共模扼流圈)或更精密的PCB，令總體物料單(BOM)成本更高。使用這些技術的另一項主要不足是許多工程師沒有足夠的經驗來設計阻抗受控的布線。

欠缺這方面的經驗常常會導致設計錯誤，使開發成本和耗用時間如滾雪球般增長，因為可能涉及到多次電路板返工，以及設計和制造失控等。最后，許多大型制造商傾向于與多個PCB供應商合作，故難于確保一種布線在所有這些不同供應商提供的PCB上都能發揮實效。

新的保護方法
安森美半導體開發出的PicoGuard XS架構可以維持高速數據接口的信號完整性，同時提供更強的ESD保護。這種架構向上布線并穿過封裝，而不是位于封裝下面，借此消除走線寄生參數。這種方法將電感與ESD二極管集成在一起以匹配信號線路阻抗，從而摒棄任何類型的外部補償。集成電感降低鉗位電壓及受保護ASIC所流入的殘余電流，從而改善ESD性能。