一種高階音頻均衡濾波器的設(shè)計(jì)實(shí)現(xiàn)

音頻均衡器作為高品質(zhì)音響不可或缺的關(guān)鍵附屬調(diào)節(jié)設(shè)備，在音效調(diào)整修飾方面起著至關(guān)重要的作用。一般音頻均衡器有數(shù)字和模擬兩種實(shí)現(xiàn)方法，模擬方法用有源和無(wú)源濾波器組實(shí)現(xiàn)，受器件溫度等特性的影響，難以達(dá)到較高的可靠性和一致性，且成本較高。數(shù)字實(shí)現(xiàn)方法采用數(shù)字濾波器，具有較高的靈活性和可靠性。常用的數(shù)字濾波器有IIR和FIR兩種。IIR濾波器結(jié)構(gòu)簡(jiǎn)單，所需的存儲(chǔ)空間小，但其相位是非線性；FIR濾波器是線性相位濾波器，這對(duì)高品質(zhì)音效處理是必要的。本文通過(guò)在FPGA內(nèi)設(shè)計(jì)了1 024階FIR濾波器實(shí)現(xiàn)數(shù)字均衡濾波，通過(guò)系數(shù)的重載實(shí)現(xiàn)多種頻率響應(yīng)的均衡特性。

　　1 總體概述

　　文中設(shè)計(jì)的FIR音頻均衡濾波器采用多相濾波結(jié)構(gòu)，用時(shí)間換取空間，節(jié)省FPGA內(nèi)部資源，以達(dá)到在固定資源下的最大階數(shù)。實(shí)現(xiàn)結(jié)構(gòu)框圖如圖1所示。

圖1 數(shù)字濾波器實(shí)現(xiàn)結(jié)構(gòu)框圖

　　輸入序列以及濾波系數(shù)分別存儲(chǔ)在緩存陣列中，在時(shí)鐘同步下由控制模塊通過(guò)生成相應(yīng)的讀寫(xiě)地址及使能信號(hào)，使其按照一定次序輸出到乘累加模塊進(jìn)行運(yùn)算，并輸出最終結(jié)果。系數(shù)可通過(guò)外部輸入重載，以實(shí)現(xiàn)不同的均衡特性。EP1C3系列FPGA共有13個(gè)M4K塊，每個(gè)為256 ×18位，取數(shù)據(jù)和系數(shù)的位寬為16位。為了充分利用有限資源，并考慮處理速度及音頻信號(hào)速率要求，取每個(gè)緩存子模塊的存儲(chǔ)深度為256，即將乘累加模塊復(fù)用256次，每256個(gè)系統(tǒng)時(shí)鐘周期運(yùn)算一個(gè)采樣點(diǎn)數(shù)據(jù)，輸出一個(gè)濾波結(jié)果。每個(gè)緩存子模塊占用一個(gè)M4K塊，連續(xù)4個(gè)子模塊串聯(lián)，就可實(shí)現(xiàn)256 x4=1 024階的要求，再考慮系數(shù)占用的空間，總共消耗8個(gè)M4K塊。這也是在有限資源下能實(shí)現(xiàn)的最高階數(shù)。

　　2 各模塊實(shí)現(xiàn)

　　2.1 輸入序列緩存模塊

　　輸入序列緩沖模塊采用雙口RAM模塊實(shí)現(xiàn)，將4個(gè)級(jí)聯(lián)使用，如圖2所示。4個(gè)子塊使用相同的讀寫(xiě)地址及使能信號(hào)，采樣數(shù)據(jù)從第一個(gè)子塊輸入，第一個(gè)子塊的數(shù)據(jù)輸出端與下一級(jí)子塊的輸入端直接相連，依次類(lèi)推。每個(gè)緩存子塊的數(shù)據(jù)y1～y4都輸出給乘累加模塊進(jìn)行運(yùn)算。

圖2 輸入序列緩沖模塊實(shí)現(xiàn)框圖

　　該模塊的關(guān)鍵是讀寫(xiě)地址的控制，寫(xiě)地址waddr必須滯后讀地址raddr一個(gè)時(shí)鐘周期，這樣子塊當(dāng)前輸出數(shù)據(jù)會(huì)在下個(gè)時(shí)鐘寫(xiě)入下一個(gè)子塊的相應(yīng)單元。256個(gè)周期后，子塊的數(shù)據(jù)整體移到下一個(gè)子塊。