基于0．5μm CMOS工藝的一款新型BiCMOS集成運算放
加入技術交流群
2 電路仿真
Aod是在標稱電源電壓和規定負載下，運算放大器工作在線性區，低頻無外部反饋時的電壓增益，Aod的值越大越好。圖4為輸入端V+的電壓波形。由圖可見V+的峰峰值為200 nV，輸入端V-的電壓為0。圖5為輸出波形(在Q3的集電極輸出)。本文引用地址：http://www.104case.com/article/187569.htm
滿足設計要求。
3 版圖設計
采用的是以CMOS工藝為基礎的BiCMOS兼容工藝。首先以外延雙阱CMOS工藝為基礎，在N阱內增加了N+埋層和集電極接觸深N+注入，用以減少BJT器件的集電極串聯電阻阻值，以及降低飽和管壓降；其次用P+區(或N+區)注入，制作基區；再者發射區采取多晶硅摻雜形式，并與MOS器件的柵區摻雜形式一致，制作多晶硅BJT器件。由此可見，這種高速BiCMOS制造工藝原則上不需要增加其他的重要工序。
由于基準電路不易調整，在設計版圖時將基準部分外接。基于0．5μm CMOS工藝的運算放大器版圖如圖7所示。
4 結語
該運算放大器結合了CMOS工藝低功耗、高集成度和高抗干擾能力的優點，雙極型器件的高跨導，負載電容對其速度的影響不靈敏，從而具有驅動能力強的優點。該BiCMOS器件在現有CMOS工藝平臺上制造。該放大器以CMOS器件為主要單元電路，在驅動大電容負載之處加入雙極器件的運算放大器電路，然后在Tanner Por軟件平臺上完成電路圖的繪制、仿真，并在MCNC 0．5μm CMOS工藝線上完成該電路的版圖設計，經實用，運算放大器的參數均達到了設計要求。
評論