高速ADC的無緩沖式架構選擇

　　大多數模擬接口可以利用驅動放大器之后的LC抗混疊濾波器來設計。輸入頻率使得系統可以作為集總元件電路進行分析，而不涉及到阻抗匹配問題。只要信號路徑距離小于模擬輸入波長的1/10，集總元件模型就是充分有效的。即使信號路徑距離較長，通常也不要求阻抗匹配。然而，較長的信號路徑距離會帶來其他問題。

　　板走線路徑會將寄生電感和電容引入LC濾波器。這可以通過濾波器設計來處理，即改變濾波器元件值，以補償印刷電路板(PCB)的寄生效應。關鍵問題是要讓抗混疊濾波器的最終并聯電容盡可能靠近ADC輸入端，從而使采樣網絡中的電感最小，以免因為模擬接口的時鐘性質而引起響鈴振蕩。

　　為了說明這一點，考慮一個簡單的二階LC AAF設計，它包括一個串聯電感、并聯電容和端接電阻，因而該濾波器部分的傳遞函數如下：

　　其通用二階形式為：

　　如果讓這兩個傳遞函數的系數相等，可以得到：

　　并且：

　　對于大多數應用，帶寬和濾波器類型是固定的設計參數(本例為巴特沃茲型)。單憑這兩個參數并不能確定濾波器設計，最終的決定參數是阻抗水平，即濾波器的阻抗可以調整，以便有利于ADC驅動或放大器負載。

　　假設帶寬為200 MHz，濾波器類型為二階巴特沃茲響應。放大器設計驅動150 Ω負載，因此R = 150 Ω、L = 155 nH、C = 4 pF。然而，如果4 pF并聯電容不足以緩沖電荷反沖，則可以加大放大器的負載為代價，降低AAF阻抗，反之亦然。

　　從實際考慮，AAF設計還存在其他限制，如電路板物理布局布線等。例如，有時可能無法讓放大器與ADC靠得非常近，這樣一來，電路板布線就成為AAF設計的一部分。走線路徑會增加額外的串聯電感和電容，從而影響濾波器的響應。

　　這可以通過選擇適當的元件來處理，即降低電感值，讓電路板走線來補償實際的AAF電感值。這樣，設計的最重要部分就是在不違背制造規則的前提下，讓并聯電容盡可能靠近ADC輸入端，因為該電容要“緩沖”電荷反沖(參見下圖)。

　　長走線的等效電路實際上會反映一些寄生電感。考慮上面的等效電路，它看起來像是一個不同的RLC模型。因此，這里的目標是盡量降低電路中的額外走線電感“L”，從而使可能發生的反沖響鈴振蕩最小，以免產生失真和/或不同的濾波器曲線。這只是一個例子，說明放大器、AAF和ADC需要緊密配合才能使信號鏈有效工作。

　　結束語

　　高速ADC無論采用緩沖式架構，還是采用無緩沖式架構，都有各自的理由。無緩沖型高速ADC可能需要更復雜的模擬接口設計，但就功耗而言，它可以給整體系統效率帶來很大的好處。無緩沖型ADC設計要求將模擬接口設計與采樣網絡作為一個整體考慮，包括放大器、AAF和ADC的內部采樣網絡。對于大多數應用，只要認真考慮上述變量，就可以圓滿完成任務。