ADC輸入噪聲利弊分析

　　目標是選擇適當的帶外擾動量，使得這些微小DNL誤差的影響在ADC整個輸入范圍內隨機化，從而降低平均DNL誤差。這可以通過實驗方法確定，覆蓋大約兩個ADC1躍遷區(qū)的峰峰值擾動噪聲對DNL的改善最佳。更高的噪聲量不會明顯改善DNL.兩個ADC1躍遷區(qū)覆蓋1024 LSB峰峰值，或者大約155 LSB rms(峰峰值高斯噪聲除以6.6即得到均方根值)。

　　圖9中的第一幅圖顯示一小部分輸入信號范圍內的無擾動DNL.水平軸經過放大，以顯示兩個相距68.75 mV (512 LSB)的分級點。第二幅圖顯示增加155 LSB rms擾動后的DNL,該擾動量相當于大約–20.6 dBm.請注意，DNL得到顯著改善。

　　圖9:無擾動和有擾動的AD6645 DNL

　　擾動噪聲可以通過多種方式產生。可以使用噪聲二極管，但簡單地放大器寬帶雙極性運放的輸入電壓噪聲是更經濟的解決方案，這種方法已在參考文獻3、4、5中詳細說明，在此恕不贅述。

　　利用帶外擾動獲得的SFDR大幅改善結果如圖10的深(1,048,576點)FFT所示，其中AD6645以80 MSPS的速率對一個–35 dBm、30.5 MHz信號進行采樣。請注意，無擾動時SFDR約為92 dBFS,有擾動時約為108 dBFS,提高幅度達16 dB!

　　圖10:無擾動和有擾動的AD6645 FFT圖

　　AD6645 ADC由ADI公司于2000年推出，直到最近，它仍是代表SFDR極致性能的產品。自從推出該器件后，工藝技術和電路設計兩方面的進步推動ADC向更高性能發(fā)展，例如AD9444(14位、80 MSPS)、AD9445(14位、105/125 MSPS)和AD9446(16位、80/100 MSPS)，這些ADC具有非常高的SFDR(對于70 MHz滿量程輸入信號，典型值大于90 dBc)和低DNL.

　　在一定的輸入信號條件下，增加適當的帶外擾動信號同樣可以改善SFDR性能。

　　圖11顯示了有擾動和無擾動下的AD9444(14位、80MSPS)FFT.在這些輸入條件下，添加擾動使SFDR提高25 dB.所示數據是利用ADIsimADC程序和AD9444模型獲得。

　　圖11:14位、80MSPS ADC AD9444,fs = 80MSPS,fin = 30.5MHz,信號幅度 = –40dBFS

　　雖然圖10和圖11所示的結果相當驚人，但不應認為，增加帶外噪聲擾動一定就會改善ADC的SFDR,或者在所有條件下都適用。正如之前提到的，擾動無法改善ADC前端電路的線性度。即使是近乎理想的前端，擾動的效果也將高度依賴于輸入信號的幅度和擾動信號本身的幅度。例如，當信號接近ADC的滿量程輸入范圍時，傳遞函數的積分非線性可能會成為確定SFDR的限制因素，擾動將沒有助益。務必認真研究數據手冊，某些情況下，其中可能給出了有擾動和無擾動的數據以及幅度和帶寬建議。擾動可能是更新一代中頻采樣ADC的內置特性。

　　結束語

　　在本文中，我們說明了所有ADC都有一定量的折合到輸入端噪聲。在精密、低頻測量應用中，以數字方式對ADC輸出數據求平均值可以降低該噪聲，代價是采樣速率會降低并且需要額外的硬件。該均值方法實際上可以提高ADC的分辨率，但無法降低積分非線性誤差。