ADC輸入噪聲利弊分析

　　對于高速ADC,若要最大程度地提高SFDR,存在兩個基本限制：第一是前端放大器和采樣保持電路產生的失真;第二是ADC編碼器部分的實際傳遞函數的非線性所導致的失真。

　　提高SFDR的關鍵是盡可能降低以上兩種非線性。

　　要顯著降低ADC前端引起的固有失真，在ADC外部著力是徒勞的。然而，ADC編碼器傳遞函數的微分非線性可以通過適當利用擾動(即外部噪聲，與ADC的模擬輸入信號相加)來降低。

　　在一定的條件下，擾動可以改善ADC的SFDR(參考文獻2-5)。例如，即使在理想ADC中，量化噪聲與輸入信號也有某種相關性，這會降低ADC的SFDR,特別是當輸入信號恰好為采樣頻率的約數時。將寬帶噪聲(幅度約為? LSB rms)與輸入信號相加往往會使量化噪聲隨機化，從而降低其影響(見圖5A)。然而，在大多數系統中，信號之上有足夠的噪聲，因此無需額外添加擾動噪聲。ADC的折合到輸入端噪聲也可能足以產生同樣的效果。將寬帶均方根噪聲電平提高約1 LSB以上會成比例地降低ADC SNR,且性能不會有進一步的提高。

　　還有其它一些方案，都使用更大數量的擾動噪聲，使ADC的傳遞函數隨機化。圖5B還顯示了一個由驅動DAC的偽隨機數發生器組成的擾動噪聲源，此信號從ADC輸入信號中減去后，以數字方式增加到ADC輸出中，從而不會導致SNR性能顯著下降。這種技術本身有一個缺點，即隨著擾動信號的幅度增大，允許的輸入信號擺幅會減小。之所以需要減小信號幅度，是為了防止過驅ADC.應當注意，這種方案不能顯著改善ADC前端產生的失真，只能改善ADC編碼器傳遞函數的非線性所引起的失真。

　　圖5:利用擾動使ADC傳遞函數隨機化

　　還有一種方法更容易實現，尤其是在寬帶接收機中，即注入信號目標頻帶以外的一個窄帶擾動信號，如圖6所示。一般來說，信號成分不會位于接近DC的頻率范圍，因此該低頻區常用于這種擾動信號。擾動信號可能還位于略低于fs/2的地方。相對于信號帶寬，擾動信號僅占用很小的帶寬(數百kHz帶寬通常即足夠)，因此SNR性能不會像在寬帶擾動下那樣顯著下降。

　　圖6:注入帶外擾動以改善ADC SFDR

　　分級流水線式ADC,例如圖7所示的14位105 MSPS ADC AD6645,在ADC范圍內的特定代碼躍遷點有非常小的差分非線性誤差。AD6645由一個5位ADC1、一個5位ADC2和一個6位ADC3組成。嚴重的DNL誤差僅出現在ADC1躍遷點，第二級和第三級ADC的DNL誤差非常小。ADC1有25 = 32個相關的決策點，每隔68.75 mV (29 = 512 LSB)出現一個(2.2 V滿量程輸入范圍)。圖8以夸張形式顯示了這些非線性誤差。

　　圖7:14位105 MSPS ADC AD6645簡化框圖

　　圖8:AD6645分級點DNL誤差(夸張顯示)