一款高性能共源共柵運算放大器設計

式中：fp1為運放主極點；fp2運放非主極點；fz為運放零點。在復用型折疊式共源共柵運放中，主極點是由時間常數RORFC CL決定，非主極點由M5，M6源端寄生電容C2和該點的電阻R2的乘積決定。為了使運放的相位裕度保持在60°以上，必須使得非主極點頻率大于2．2倍增益帶寬。在復用型折疊式共源共柵中，M5，M4源端的寄生電容為：

C2=CGS5+CSB5+CGD3a+CdB3a+CGD1a+CdB1a

在圖3中，M1a的電流I1a與M5的電流I5都流過M3a，M3a必須要有足夠的柵寬以滿足在比較小的驅動電壓下能傳導大電流，所以寄生電容CGD3a和CdB3a相當大。f2=1／(C2R2)，C2大，f2就會變小。要使f2大于2．2倍增益帶寬，必須推高f2。用減少流入M3a和M4a的電流的方法就可以達到目的。因為電流減小，M3a和M4a的柵寬也相應減小，從而C2也減小，f2便增大。

2 電路仿真結果

圖2中各個MOS管的參數如表1所示。

所設計的電路仿真用Cadence公司的模擬仿真工具Spectre，仿真模型用CSMC0．5 μm標準CMOS工藝模型。電路交流仿真結果見圖3。由圖中增益曲線看出曲線在頻率10 kHz處開始下降，所以帶寬為10 kHz，增益為71．7 dB。頻率大于10 kHz，其增益開始降低，降低到0 dB處的頻率為增益帶寬，值為52．79 MHz。由圖中相位曲線看出，增益降為0 dB時，相位為-119．55°，相位裕度就為60．45°。所以電路增益帶寬為52．79 MHz，低頻增益為71．7 dB，相位裕度為60．45°。與文獻中折疊式共源共柵運算放大器的增益帶寬4．05 MHz，低頻開環增益43．5 dB，相位裕度59°相比，其在增益，帶寬和系統穩定性上都有很大提高。

3 結語

本文在文獻中折疊共源共柵運放和復用型折疊共源共柵運放的分析基礎上，設計了一種高性能折疊共源共柵單級運放，具有高開環低頻增益、高增益帶寬。采用CSMC0．5μm標準CMOS工藝模型，Cadence公司的模擬仿真工具Spectre對電路進行直流和交流仿真。結果表明：電路的增益帶寬為52．79 MHz，低頻開環增益為71．7 dB，相位裕度為60．45°，其各項指標與均有較大提高，設計令人滿意。