基于OVM驗證平臺的IP芯片驗證

　芯片驗證的工作量約占整個芯片研發的70%，已然成為縮短芯片上市時間的瓶頸。應用OVM方法學搭建SoC設計中的DMA IP驗證平臺，可有效提高驗證效率。

　　隨著集成電路設計向超大規模發展，芯片驗證工作的難度在不斷增大，驗證的工作量已經占到整個SoC研發的70%左右，芯片驗證直接影響到芯片上市的時間，因此提高芯片驗證的效率已變得至關重要。利用OVM的層次化、隨機約束等特點，能有效提升現有的驗證方法，提高環境激勵和監測的層次、加快覆蓋率達成進程，從而加快驗證速度。

　　OVM驗證平臺

　　OVM是Mentor Graphics和Cadence Design System共同提出完全開放的驗證方法學，致力于提供給設計和驗證工程師一個抽象層次更高的驗證環境。OVM提供了豐富的庫類和高級驗證技術，實現驗證平臺從模塊級到系統級的復用，并可在多個廠家的方針驗證平臺上運行。

　　OVM驗證平臺采用層次化的結構，共分為五層，分別為DUT、傳輸層、Operational、分析層以及控制層。其中最底層為DUT，即需要驗證的帶Pin級接口的IP或SoC設計。在DUT層次之上為傳輸層，該層用于連接Pin級DUT與傳輸層。在傳輸層之上的所有組件均為基于事務傳輸層的組件。事務傳輸層的引入可以讓驗證環境的設計擺脫實際DUT信號接口的約束，使上層信息的傳遞更加高效快捷。從傳輸層起，每一層均由不同的事務組件組成，例如分析層由覆蓋率搜集、性能分析、記分板、參考模型等組件組成，不同層次的所有組件相互作用，形成了一個層次化的、可以重用的驗證環境。

　　在基帶SoC芯片中，DMA模塊負責SoC系統中數據的搬移，該模塊有AHB Master接口及AHB Slave接口，其中AHB Slave接口用于CPU對DMA的功能進行配置，而AHB Master接口則負責數據讀取與寫入，模塊中設置FIFO用于緩存DMA交互數據。

　　OVM驗證平臺中的基礎組件一般包括driver、sequencer、sequence、monitor，將這些組件在ovm_agent中實例化，多個ovm_agent在ovm_env中實例化，同時為了實現自對比機制，在ovm_env中需要實例化scoreboard，最后在ovm_test這種類型的組件中實例化ovm_env并指定環境中各agent的sequencer所對應的sequence。

　　OVM環境中各組件通過傳輸層接口進行相互連接，在這種傳輸層接口中傳遞的就是傳輸數據。OVM已經定義好了傳輸層接口，我們只需要進行實例化就可以了。傳輸數據是對物理接口（即IP接口）的抽象，將IP接口進行抽象后使用OVM中的組件進行高層次處理。

　　該IP有兩種接口，一是標準的AHB Master接口，二是標準的AHB Slave接口。針對這兩種接口需要定義兩種類型的傳輸數據，OVM中通過擴展ovm_transaction類來定義我們自己需要的傳輸數據。支持使用systemverilog的約束機制在上述兩種傳輸數據中進行隨機化約束。比如根據該IP的規格，可以在ahbm_pkt中約束hsize為2’b00~2’b10隨機，addr為32’h0000_0000~32’hFFFF_FFFF隨機。

　　為了對驗證效果進行評估，需要做功能覆蓋率的搜集，該部分代碼做到scoreboard中，使用systemverilog的covergroup來搜集驗證到的功能點。

　　在借用事務交易及接口構建模塊化、可重用的驗證組件后，利用各組件的類庫創建隨機激勵和序列，并將激勵與序列轉換為DUT的接口行為；使用斷言、scoreboard等判斷DUT行為的正確性；與此同時搜集和分析功能覆蓋率、代碼覆蓋率等信息。在驗證的過程中我們通過控制輸入激勵的變量、增加錯誤注入信息，以保證系統在錯誤狀態下做出正確反映。

　　在越來越高的抽象層次上進行驗證是當前驗證方法學的主要趨勢。通過構建基于OVM層次化IP驗證平臺，驗證了基帶SoC芯片DMA IP的所有功能，并達到100%的功能驗證覆蓋率。采用OVM的驗證方法僅需對層次化架構中的組件進行擴展或重用，大大提高了SoC芯片的驗證效率，從而縮短了整個項目的研發周期。目前該項目已流片成功。