等離子顯示器（PDP）控制電源的設計

　　圖1中的t1為PDP電源內部高低壓之間的啟動延時，大約為110ms，Vrr是高壓封鎖信號，在Vrr為高電平之后即有高壓輸出，圖中的t3 表示Vs(165V)的軟啟動時間，大約為300～800ms，而Va(65V)無軟啟動。t4和t5僅代表關機時的先后順序，其本身數值的大小和負載的 情況密切相關，在滿載情況下t4大約為450ms，t5大約為260ms。Vs和Va變換器是一起開機、一起關機，當前兩路中有1路保護(過流、過壓、過 熱)時，則將該兩路變換器全部關斷，但不關Vcc變換器。當Vcc變換器發生故障時，將Vs和Va變換器與Vcc變換器同時關斷，整個電源的結構框圖如圖 2所示。

　　圖2　結構框圖

　　電路設計

　　為了滿足PDP電源的上述特性要求，每種電源都需要不同的電路結構，下面詳細論述各個電路的設計。

　　EMI電路、有源功率因數校正電路和待機電源

　　為了滿足全球化需要，PDP電源必須滿足各個組織的EMI測試要求，根據阻抗匹配采用了如圖3所示拓撲結構的EMI濾波器，經過參數優化和 PCB優化，其傳導輻射通過了CLASS B標準，有源功率因數校正電路采用了UC3854作為主控芯片，功率因數達到99%，待機電源采用PI公司的專用待機電源芯片構成單端反激變換器。

　　圖3　交流輸入濾波電路拓撲