基于FPGA及DDS技術的USM測試電源的設計

O 引言
超聲波電機(USM)具有能夠直接輸出低轉速大力矩，瞬態響應快(可達ms量級)、定位精度高(可達nm量級)，無電磁干擾等諸多優點。USM的運行需要有兩路具有一定幅值，相位上正交(或可調)，頻率在20 kHz以上的高頻交流電源。驅動信號源的幅值、頻率及相位直接影響USM的性能。為便于USM的性能測試及研究，需要提供一種在幅值、頻率、相位上均可調的測試電源。以往的超聲波驅動器多采用分立器件構成如文獻，其電路結構復雜。文獻雖然改用FPGA或CPLD生成，但所生成的信號頻率變化是不連續的。文獻是用單片機和專用的DDS芯片，存在抗干擾性差，可靠性低的弊端。
本文介紹了基于DLL數字頻率直接合成技術(DDS)用ALTERA公司的FPGA器件和VHDL語言編程，按相位累加的方法產生兩相四路頻率相位可調的高頻PWM信號，經過驅動電路、光耦隔離電路作為外部功率控制電路H橋的四個閘門驅動信號，H橋主回路接入的是對市電經調壓、隔離、整流及濾波后的直流電。由閘門驅動信號對該直流電進行通斷控制，形成可調幅值、頻率、相位差的兩相高頻PWM波的交流信號，再經外加電感平滑，將PWM波信號變成類正弦波信號，實現對USM的性能測試。

1 功率控制電路
如圖1所示，加于USM的A、B兩相交流信號是由FPGA產生的四路脈沖信號控制MOS管開關對整流濾波后直流電進行通斷控制，在圖1所示H橋逆變器的作用下，將直流電逆變為與逆變器開關頻率相同的矩形波交流電，經串聯電感平滑，就得到了USM所需的兩相高頻類正弦波信號。該信號可由主回路的調壓器調節幅值，A、B兩相的相位差取決于H橋兩側閘門驅動信號的相位差，即閘門S1與S2(或S3與S4)驅動信號的相位差。同側橋臂不能同時導通，以避免大電流通過MOS開關管而損壞開關管，理論上同側的兩個控制信號應該相位互補，實現推挽輸出，考慮到開關器件的延時特性，該信號開啟閘門時要有一定的延時，即死區時間。鑒于以上分析及USM性能測試的需求，閘門控制信號應具有頻率、相位、死區時間均可調的占空比大于50％的PWM高頻波。

2 PWM調頻調相高頻信號的產生
參考文獻的DDS設計，將一個周期的矩形波幅值進行2n等分后按順序存于一個表格中，用高頻時鐘fclk依次按表中地址順序讀取其數據(幅值)。利用相位累加器可以每隔M個地址，讀一個幅值信息。矩形波頻率正比于輸入時鐘頻率和相位增量M之積，即為基頻時鐘fclk／2n的M倍。通過調節步距M(頻率控制字)可調節信號的頻率。調節首次所讀ROM表的地址，可調節矩形波的相位，稱該調節參數為相位控制字。若ROM查找表中0，1各占一半則可得到頻率、相位連續可調的方波信號；改變表中1的比例，就會得到不同脈寬的矩形波。若能從外部調節1的比例，就生成了一路頻率、相位、占空比可調的PWM信號。由于表中只有兩種數O和1，且均連續出現，因而可用比較器替換ROM表，將原來的地址發生計數器的計數值劃分為2部分，一部分對輸出信號清零，另一部分對其置1。2種方案相比，后者大大節約了FPGA資源。RTL級原理圖如圖2所示。