一種基于CPLD的QDPSK調制解調電路設計

隨著無線通信頻帶資源的日益緊張，研究和設計自適應信道調制技術體制是建立寬帶移動通信網絡的關鍵之一。在寬帶CDMA系統中的前向和上行鏈路都使用的QDPSK(四相相對相位調制)技術它是一種寬帶和功率相對高效率的信道調制技術，因此在自適應信道調制技術中得到了較多應用。四相相對相位調制和解調，大多采用計算機仿真實現或者理論算法研究，具體應用電路較少。CPLD(復雜可編程邏輯器件)采用E2CMOS工藝制作，一般由3種可編程電路組成，即可編程邏輯宏單元，可編程輸入／輸出單元和可編程內部連線。它可利用EDA技術中的MAX+PLUSII作為開發工具，將設計的電路圖或硬件描述語言編寫的程序綜合成網表文件寫入其中，制成ASIC芯片。利用CPLD的突出優點設計的QDPSK調制解調電路集成度高，數據速率快，同時具有較大的靈活性和實用性。

1 QDPSK調制解調的原理
QPSK(四進制絕對移相鍵控)與2PSK不同，是利用載波的4種不同相位來表征數字信息，即對輸入的二進制數字序列先分組，將每2個比特編為一組，然后用4種不同的載波相位進行表征。
在2PSK(二進制絕對移相鍵控)信號相干解調過程中會產生180°相位模糊，同樣，對QPSK信號相干解調也會產生相位模糊問題，并且是0°、90°、180°和270°等4個相位模糊。因此，在實際中更實用的是四相相對移相調制，即QDPSK方式。
QDPSK信號是利用前后碼元之間的相對相位變化來表示數字信息。實現四相差分移相調制的方法有正交調幅法和相位選擇法。相位選擇法QDPSK調制器具有硬件實現簡單、價格低等優點，被廣泛采用，并且這種調制器非常適合數字電路實現。圖1為用相位選擇法產生QDPSK信號的組成框圖。

圖1中首先把二進制數據流經串／并變換，割裂成并列的2行，每串數據的速率是原數據速率的一半；然后對2路信號進行差分編碼；四相載波發生器分別送出調相所需的4種不同相位的載波。按照串／并變換器輸出的雙比特碼元的不同，邏輯選相電路輸出相位的載波。
例如，如果輸入的二進制數字信息序列為1001001110…，則可以將它們分成10，01，00，11，…，由于每一個載波相位代表2個比特信息，所以每個四進制碼元又被稱為雙比特碼元。差分編碼后雙比特碼元cd為11時，輸出相位為0°的載波；cd為01時，輸出相位為90°的載波；cd為00時，輸出相位為180°的載波；cd為10時．輸出相位為270°的載波。
QDPSK的解調有相干解調加碼反變換法(極性比較法)和差分相干解調(相位比較法)。QDPSK相干解調加碼反變換法解調框圖如圖2所示。

圖2所示解調原理是：對QDPSK信號進行相干解調，恢復出2路相對碼，經過碼反變換器變換為2路絕對碼，再經過并／串轉換器，從而恢復出發送的數字信息。在解調過程中，由于載波相位模糊性的影響，使得解調出的相對碼也可能發生倒置，但經差分澤碼(碼反變換)得到的絕對碼不會發生任何倒置的現象，從而解決了載波相位模糊性的問題。

2 基于CPLD的QDPSK調制解調電路
2．1 QDPSK調制電路
基于CPLD的QDPSK調制電路如圖3所示。