內含低噪聲可編程增益放大器的24位∑-Δ模數轉換器AD1555/AD1556

AD1555 是一種過抽樣∑-Δ調整器，它內含一個可編程增益放大器（programmable gain amplifier,PGA）可用于低頻、大動態范圍的測量領域，該器件在技術上采用模擬輸入線性輸出方式，它與AD1556數字濾波器/抽樣器結合使用可構成一款高性能的模數轉換器。由于使用了連續時間模擬調制器，因此，它們不需要外部去階梯濾波器。此外，采用可編程增益前后簡化系統的設計方法還擴大了動態范圍，減小了電路板的面積。同時低功耗和備用模擬的采用更使得AD1555在電池供電數據采集系統中成為理想的應用選擇。

AD1555是一種采用BICMOS器件。它是一種高性能的雙極CMOS晶體管組成的模擬器件。AD1555和AD1556分別采用28腳和44腳封裝。

2 引腳功能

AD1555和AD1556的引腳排列如圖1所示。   

      2.1 AD1555的引腳定義

       AD1555的引腳定義如下：

AGND1（1腳）：模擬地；

PGAOUT（2腳）：可編程增益放大器輸出；

+VA：（3，26腳）：模擬電源電壓正端，額定值為+5V；

-VA：（4，20，21腳）：模擬電源電壓負端，額定值為-5V；

AIN（+）（5腳）：多路復合輸入，用于輸入PGA多路復合輸入的非逆變信號；

AIN（-）（6腳）：多路復合輸入，用于輸入PGA多路復合輸入的逆變信號；

TIN（+）（7腳）：多路復合輸入，用于輸入PGA多路復合輸入的逆變檢測信號；

TIN（-）（8腳）：多路復合輸入，用于輸入PGA多路復合輸入的非逆變檢測信號；

NC（9腳）：工廠自定義管腳。在正常使用狀態下該引腳懸空；

CB0～CB4 （10～14腳）：調整器控制端。這些引腳可用于控制AD1555的多路復合選擇、PGA的增益設定以及備用模式。當AD1555和AD1556一起使用時，這些引腳一般直接和AD1556的CB0～CB4輸出引腳相連接。CB0～CB2主要用來設定PGA增益或進入備用模式。CB3，CB4主要用來選擇 PGA的多路復合輸入電壓；

MFLG（15腳）：調制器的錯誤位，有越界信號時為高電平；

DGND（16腳）：數字地；

MDATA（17腳）：調制器的輸出口，輸出的位流信號在大約0.5個MCLK周期內有效；

MCLK（18腳）：時鐘輸入信號，約為256Hz，當AD1555處于掉電狀態時，MCLK保持不變。

AGND3（22腳）：模擬地，作為REFIN引腳的參考地；

REFCAP1（23腳）：DAC參考濾波器，為調制器提供參考輸入，在REFCAP1和AGND3間連接一個22μF的外部鉭電容可濾除外部參考噪聲；

REFCAP2（24腳）：參考濾波器；

REFIN（25腳）：參考輸入；

AGND2（27腳）：模擬地；

MODIN（28腳）：調制器輸入，通常直接和PGAOUT相連。   

2.2 AD1556的引腳功能

NC（1，21，27，28，33，37腳）：懸空；

PAG0～PGA4（2～6腳）：PGA和多路復合控制輸入，在重啟或硬件模式時，可用來設定CB0-CB4的邏輯電位和結構寄存器中相應的狀態位；

BW0～BW2（7～9腳）：輸出率控制端，在重啟或硬件模式時可用于設定數字濾波器的抽樣率和結構寄存器中的相關狀態位；

H/S（10腳）：硬/軟件模式選擇端口，高電平時為硬件工作模式，低電平時，器件被設置為向結構寄存器的寫時序或連續寫時序；

VL（11，22，44腳）：數字電源，額定3.36V或5V；

DGND（12，23，24，34腳）：數字地；

SCLK（13腳）：串行數據時鐘輸入端，可用于使DIN引腳的寫信號操作和DOUT引腳的讀信號操作同步傳輸；

DOUT（14腳）：串行數據輸出，在讀操作的開始時開始輸出，在SCLK的上升沿時數據改變，且在SLCK下降沿之前有效；

DRDY（15腳）：數據就

緒，輸出為高電平時，數據準備進入輸出數據寄存器；輸出為低電平表示讀操作完成；

CS（16腳）：片選端，為低電平時，引腳DIN、DOUT、和SCLK被激活；為電平時，這些引腳無效；

R/W（17腳）：讀/寫選擇，設置為高電平且CS為低電平時，激活讀操作；設置為低電平時，可由DIN引腳進行寫操作；

RSEL（18腳）：寄存器選擇，設置為高電平時，數字寄存器的轉換結構由DOUT引腳輸出；設置為低電平時，狀態寄存器的內容由DOUT引腳輸出；

DIN（19腳）：串行數據輸入，在讀操作時，可由輸入轉換寄存器向結構寄存器載入，人最高位開始，在SCLK下降沿有效；

ERROR（20腳）：錯誤標志，輸出為低電平時，表示在調制器或數字濾波器中有錯誤存在，此時狀態寄存器ERROR位置1；

RESET（25腳）：濾波器重啟，輸入高電平時，把狀態寄存器的有關錯誤位清零，并設置結構寄存器中有關硬件引腳的狀態位（此操作應在供電狀態下進行）；

PWRDN（26腳）：掉電硬件控制，PWRDN為高電平且SLKIN處于第一個下降沿時，處于掉電模式；

SCEL（29腳）：濾波器輸入選擇，該腳

 

為高電平時，TDATA引腳作為數字濾波器的數據輸入；該腳為低電平時，MODATA引腳作為輸入；

TDATA（30腳）：測試數據輸入端，輸入測試數據到濾波器；

SYNC（31腳）：同步輸入，通過該引腳為AD1556數字濾波器清零，以便和濾波器卷積同步；

CLKIN（32腳）：時鐘輸入，額定頻率為1.024MHz；

MCLK（35腳）：調制器時鐘，用于提供調制器抽樣頻率，以CLKIN頻率的1/4抽樣；

MDATA（36腳）：調制器數據，該輸入引腳從AD1555接收ONES-DENSITY位流并輸入到數字濾波器；

MFLG（38腳）：調制器錯誤，用于檢查調制器中越界錯誤的存在；

CB0～CB2（43～39腳）：調制器控制端，主用來設定PGA增益或引導進入PGA備用模式，CB3和CB4用來選擇PGA所需的多路復合電壓。

3 電路描述

3.1 AD1555的調整電路

AD1555 內部包含一個模擬多路轉換器、一個全微分可編程增益放大器和一個四級∑-Δ調制器。模擬多路轉換器允許從四個外部輸入端選擇全微分輸入、內部參考地或外部滿偏參考電壓。全微分可編程增益放大器有五種增益設定，分別是1，2.5，8.5，34和128。五種不同的輸入范圍分別是16V，636mV， 187mV，47mV和12.4mV（根據引腳CB0-CB4的輸入決定）。調制器運行時的額定抽樣頻率為256kHz，AD1555的輸出位流與輸入電壓成比例，經有限脈沖低通數字濾波器可濾除該位流，最后通過AD1556串行接口輸出24位字數據。濾波器截止頻率和輸出率可由片上寄存器編程或通過數據輸入引腳用硬件控制。

AD1555的動態性能和等效輸入噪聲因不的增益和輸出率而有所不同，選用PGA的不同增益設定能將系統總的動態范圍擴展到146dB。

 AD1555在雙重模擬輸入（