基于Atlas的MFIS結(jié)構(gòu)器件電學(xué)性能模擬
加入技術(shù)交流群
3 結(jié)果與討論
3．1 應(yīng)用電壓對(duì)MFIS結(jié)構(gòu)器件的影響
應(yīng)用電壓的大小不僅能影響鐵電存儲(chǔ)器的存儲(chǔ)能力及穩(wěn)定性，還會(huì)影響到其與半導(dǎo)體集成電路的兼容性。圖2中給出了不同應(yīng)用電壓下MFIS器件的C—V特性及記憶窗口。絕緣層為CeO2，應(yīng)用電壓從2V增加到5 V。由圖中可以看出，由于鐵電層的極化行為，MFIS器件的C—V曲線在不同的掃描電壓方向上出現(xiàn)平移，呈現(xiàn)順時(shí)針的回線狀，并且其寬度隨應(yīng)用電壓的增加逐漸變寬。MFIS器件的記憶窗口隨應(yīng)用電壓的增加而逐漸增大，并在8 V時(shí)達(dá)到飽和。記憶窗口的大小直接影響著MFIS器件的穩(wěn)定性。在較小的記憶窗口下，存儲(chǔ)器的“0”和“1”兩個(gè)邏輯態(tài)容易出現(xiàn)混淆，導(dǎo)致數(shù)據(jù)存取失敗，因此適當(dāng)增加應(yīng)用電壓，有利于提高M(jìn)FIS器件的存儲(chǔ)穩(wěn)定性。本文引用地址：http://www.104case.com/article/178893.htm
3．2 絕緣層厚度對(duì)MFIS結(jié)構(gòu)器件的影響
MFIS器件絕緣層的厚度會(huì)影響到MFIS結(jié)構(gòu)的性能。圖3中給出了不同絕緣層厚度下MFIS器件的C—V特性及記憶窗口。器件的應(yīng)用電壓為5 V，絕緣層采用CeO2，厚度從1 nm增加到5 nm。從圖中可以看出，在一定的應(yīng)用電壓下，MFIS器件的C—V曲線隨絕緣層厚度的增加變窄，記憶窗口隨之減小，這與文獻(xiàn)中報(bào)道的絕緣層厚度對(duì)MFIS器件電學(xué)性能的影響一致。這可以由加在鐵電層上的有效電場(chǎng)進(jìn)行解釋。鐵電層上的有效電場(chǎng)Ef為
其中，CG為應(yīng)用電壓；εf和εi為鐵電層和絕緣層的相對(duì)介電常數(shù)。顯然，鐵電層上的有效電場(chǎng)隨著絕緣層厚度的增加而減小，從而導(dǎo)致鐵電層逐漸遠(yuǎn)離飽和狀態(tài)，使得電容器的記憶窗口減小。
評(píng)論