一種基于動態(tài)閾值NMOS的1．2V CMOS模擬乘法器
加入技術(shù)交流群
當(dāng)VBS=VGS時，也就是NMOS晶體管的柵極和襯底端短接在一起，同時作為同一個信號的輸入端，此時對VBS求偏導(dǎo)，即可以得到
所以動態(tài)閾值NMOS晶體管的跨導(dǎo)是隨著VBS和VGS的變化而變化的，數(shù)值要gm且>gmbs。
當(dāng)動態(tài)閾值NMOS的VGS固定時，則可以看作襯底驅(qū)動NMOS，其特征頻率為
其中，η=gmbs／gm，VBS=0時的典型值為0．2～0．4，Cb,是P阱與源端間的電容，而Cbsub是P阱與N襯底間的電容。在3 μm CMOS工藝下，當(dāng)襯底驅(qū)動MOSFET工作于飽和區(qū)時，式(5)可近似為
隨著CMOS工藝的發(fā)展，如果Gox增加S倍，而Cbsub只增加了S1/2倍，阱和襯底的摻雜濃度提高了S倍，則式(6)變?yōu)?br />
在標(biāo)準(zhǔn)深亞微米CMOS工藝中，襯底驅(qū)動NMOS的截止頻率也不會比柵驅(qū)動NMOS的截止頻率小很多，而動態(tài)閾值NMOS的截止頻率則在襯底驅(qū)動NMOS的截止頻率和柵驅(qū)動NMOS的截止頻率之間，所以動態(tài)閾值NMOS不會犧牲太多的頻率特性。
柵驅(qū)動NMOS與動態(tài)閾值NMOS的溝道噪聲電流相似，如果把溝道噪聲電流歸因于輸入，則動態(tài)閾值和柵驅(qū)動下的增益因子有所不同。同時，動態(tài)閾值NMOS的阱電阻也會造成額外的熱噪聲。動態(tài)閾值NMOS的均方根噪聲電壓為
其中，N為交叉NMOS結(jié)構(gòu)中柵的個數(shù)；Rgi為第i個柵溝道的有效串聯(lián)阱電阻；Rgi為第i個柵的柵與金屬間電阻。
式(8)中前兩項為動態(tài)閾值NMOS由襯底端引起的白噪聲和閃爍噪聲，后兩項描述了由阱與金屬間、柵與金屬間電阻所引起的白噪聲。由于后兩項有N-2系數(shù)，因此可以利用交叉CMOS結(jié)構(gòu)即一個MOSFET采用多個柵來降低柵電阻所產(chǎn)生的噪聲影響。為將襯底端所引起的噪聲最小化，動態(tài)閾值NMOS的版圖應(yīng)該多用阱接觸，而且接觸應(yīng)該盡量接近每個柵，以最小化襯底端電阻的噪聲影響。
2 低壓低功耗CMOS模擬乘法器
基于提出的動態(tài)閾值NMOS晶體管，對傳統(tǒng)的Gilbert CMOS模擬乘法器進行了改進，提出如圖3所示的低壓低功耗CMOS模擬乘法器電路，其中負(fù)載電阻ReqA和ReqB是采用PMOS有源電阻實現(xiàn)，其電阻值約為200～100 000 Ω，主要考慮兩個負(fù)載電阻的匹配性，文中等效電阻值約為50 kΩ。4個動態(tài)閾值NMOS晶體管M1～M4為模擬乘法器的核心部分，兩路差分輸入信號VinA和VinB的同相、反相信號分別從4個動態(tài)閾值NMOS的柵極和襯底端輸入，即M1，和M4的柵極作為VinA+的輸入端，M1和M2的襯底端則作為VinB+輸入端，M2和M3的柵極作為VinA-的輸入端，M3和M4的襯底端作為VinB-的輸入端。采用動態(tài)閾值NMOS的最大優(yōu)勢是大大減小了傳統(tǒng)模擬乘法器的晶體管個數(shù)，與傳統(tǒng)的Gilbert模擬乘法器比較，晶體管個數(shù)有傳統(tǒng)的7個NMOS晶體管減少為4個NMOS，從電源到地電壓之間的飽和NMOS由傳統(tǒng)3個Gilbert模擬乘法器的減少為1個，從而大大降低對電源電壓的要求，并實現(xiàn)低功耗。本文引用地址：http://www.104case.com/article/178303.htm
評論