電源完整性設計2
加入技術交流群
頻率f越高，阻抗越大，但阻抗不能超過目標阻抗。假設ESL為5nH，則最高有效頻率為：
。這樣一個大的電容能夠讓我們把電源阻抗在100kHz到1.6MHz之間控制在目標阻抗之下。當頻率高于1.6MHz時，還需要額外的電容來控制電源系統阻抗。
第五步：計算頻率高于1.6MHz時所需電容
如果希望電源系統在500MHz以下時都能滿足電壓波動要求，就必須控制電容的寄生電感量。必須滿足
，所以有：
假設使用AVX公司的0402封裝陶瓷電容，寄生電感約為0.4nH，加上安裝到電路板上后過孔的寄生電感（本文后面有計算方法）假設為0.6nH，則總的寄生電感為1 nH。為了滿足總電感不大于0.16 nH的要求，我們需要并聯的電容個數為：1/0.016=62.5個，因此需要63個0402電容。
為了在1.6MHz時阻抗小于目標阻抗，需要電容量為：
因此每個電容的電容量為1.9894/63=0.0316 uF。
綜上所述，對于這個系統，我們選擇1個31.831 uF的大電容和63個0.0316 uF的小電容即可滿足要求。
注意：以上基于目標阻抗（Target Impedance）的計算，只是為了說明這種方法的基本原理，實際中不能這樣簡單的計算就了事，因為還有很多問題需要考慮。學習的重點是這種方法的核心思想。
使用很多電容并聯能有效地減小阻抗。63個0.0316 uF的小電容（每個電容ESL為1 nH）并聯的效果相當于一個具有0.159 nH ESL的1.9908 uF電容。
圖10 多個等值電容并聯
單個電容及并聯電容的阻抗特性如圖10所示。并聯后仍有相同的諧振頻率，但是并聯電容在每一個頻率點上的阻抗都小于單個電容。但是，從圖中我們看到，阻抗曲線呈V字型，隨著頻率偏離諧振點，其阻抗仍然上升的很快。要在很寬的頻率范圍內滿足目標阻抗要求，需要并聯大量的同值電容。這不是一種好的方法，造成極大地浪費。有些人喜歡在電路板上放置很多0.1uF電容，如果你設計的電路工作頻率很高，信號變化很快，那就不要這樣做，最好使用不同容值的組合來構成相對平坦的阻抗曲線。
不同容值電容的并聯與反諧振（Anti-Resonance）
容值不同的電容具有不同的諧振點。圖11畫出了兩個電容阻抗隨頻率變化的曲線。
評論