PCB板時鐘電路的電磁兼容設計
加入技術交流群
3．3 端接設計
時鐘驅動芯片不用的輸出管腳，比如：空載(開路)，由于管腳開路全反射可能會引起時鐘高次諧波的電磁干擾問題。在單板上加備用端接是解決這個問題的一種方案，但是備用端接采用電阻還是電容或者其他的端接方式時主要看空載所引起的電磁干擾的頻點。如果采用電阻端接，就要考慮由此帶來的功耗和驅動器的驅動電流；如果采用電容端接，可能會增加某些其他頻點的電磁干擾，因此電容的大小時要優化電容值；如果不用管腳沒有端接，但是已經通過試驗證明了電磁干擾有足夠的裕度，就沒必要對未用管腳進行額外的備用端接處理。
下面以3807數字時鐘芯片為例，用仿真試驗的結果來解釋備用端接的作用。圖6～圖8表示了芯片不用的輸出管腳時在開路、接50 Ω對地電阻、接75 Ω對地電阻、接20 pF對地電容等方式時，驅動腳的電流、頻譜分布及驅動電流所產生的電磁輻射。本文引用地址：http://www.104case.com/article/177763.htm
從上面的結果可以看出：
(1)開路時的驅動電流最小，但有明顯的窄脈寬振鈴。就說明如果驅動器不用管腳空載(開路)，驅動器的功耗最小。但是由此會帶來一個不利的方面，那就是驅動電流的頻譜中高頻分量會變大，有可能導致高頻的電磁干擾問題。這一點通過圖7和圖8中的開路驅動電流的頻譜和電磁干擾曲線(藍色曲線)也可以得到驗證。
(2)如果驅動器不用管腳用電阻端接，驅動電流會變大，但是驅動電流中的振鈴現象明顯減弱。采用小電阻端接，可以改善驅動電流的振鈴，但是會增加驅動電流，功耗變大；如果采用大電阻端接，可以減小驅動電流，但是會使得驅動電流出現振鈴現象(開路是電阻端接的一個極限)。通過仿真結果看，選擇75歐姆端接電阻一方面可以使得驅動電流不會很大，另一方面驅動電流的振鈴也不是很明顯。
(3)如果驅動器不用管腳采用電容端接，驅動電流的峰值變大，同時驅動電流脈沖的寬度也變大。這就表示驅動電流中的低頻分量會明顯變大，這就要注意低頻段諧波的電磁干擾問題。圖7和圖8中對應電容端接的驅動電流的頻譜曲線和電磁干擾曲線的低頻分量明顯變大也驗證了這個問題。
4 結語
本文主要就對如何降低時鐘(干擾源)的干擾進行了分析和總結，因此可以得出以下如何切斷時鐘干擾的傳播途徑的結論。一是將時鐘電路的基波和諧波能量最大程度的約束到指定的范圍之內(這些能量傳輸需要的電路包圍的面積越小越好)；其二是有效建立時鐘電路區域與輸入輸出接口線路的隔離。由此可以在時鐘電路設計時可以通過布局和布線來達到優化電磁兼容設計的目的。
DIY機械鍵盤相關社區:機械鍵盤DIY
評論