基于EMC的普通電子元器件選擇
加入技術交流群
我們經常可以看到，在電源和地之間連接著去耦電容，它有三個方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產生的高頻噪聲，切斷其通過供電回路進行傳播的通路；三是防止電源攜帶的噪聲對電路構成干擾。
影響去耦電容效率的因素是電容的介質材料，生產去耦電容常用兩種材料，一種是鋇鈦氧體(Z5U)，另一種是鍶鈦氧體(NPO)，Z5U有更大的介電常數，它的諧振頻率從1MHz到20MHz，NPO的介電常數比較小，有較高的諧振頻率(超過10MHz)，所以Z5U更適合在低頻電路中做去耦電容，而NPO更適合在高頻電路中(超過50MHz)。
就理想狀態而言，旁路電容和去耦電容應當在電源入口的地方盡量靠近放在一起，來濾掉高頻噪聲，去耦電容的取值大約是旁路電容的1／100到1／1000，去耦電容應當盡可能靠近IC器件，因為導線電阻會降低去耦電容的作用。陶瓷電容常常被用來起去耦作用，其取值取決于最快信號的上升／下降沿的時間。舉例來說，對于33MHz的時鐘頻率，使用4．7nF到100nf的去耦電容，對于100MHz的時鐘頻率，使用10nF。另一方面，電容的等效串聯電阻對信號有衰減作用，會影響電容的去耦作用，特別是工作頻率接近于電容的諧振頻率時。為了最佳的EMC性能，電容最好有很小的等效串聯電阻，所以最好選用等效串聯電阻小于1 Ω的電容。
電容在電路中的加入常常是為了提高抗EMI，但在不考慮電容的諧振頻率的情況下，濾波的性能并不是很好。理想電容的阻抗是隨著頻率的升高降低，而實際電容的阻抗不是這樣的，在頻率較低的時候，呈現電容特性，即阻抗隨頻率的增加而降低，在某一點發生諧振，在這點電容的阻抗等于等效串聯電阻ESR。在諧振點以上，由于ESR的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現電感的阻抗特性。在諧振點以上，由于電容的阻抗增加，因此對高頻噪聲的旁路作用減弱，甚至消失。
我們在使用過程中往往并聯使用去耦電容，這種做法可以減少更大頻寬的由電源引起的開關噪聲。在抑制由有源器件開關時產生的射頻電流方面，多個并行去耦電容可以提高6dB的作用。多個去耦電容不只是提供一個更大頻寬的分配，它們還可以提供更大的引線寬度來降低導線電感，更大的提升去耦作用。兩個并行電容的取值應當不同，相差兩個數量級左右，比如說0．1UF和0．01UF的兩個并行去耦電容，來獲得更好的去耦效應。還要注意在數字電路的去耦中，低的ESR比諧振頻率更重要，因為低的ESR提供一個到地的小電阻，可以提供充足的去耦作用，即使在超過諧振頻率時，電容等效于電感的時候。
3 電感的選擇
電感是電場和磁場的連接器件，因為可以和磁場相互影響固有的本性，所以電感比其他元器件更敏感。和電容一樣，當我們恰當的應用電感時，它可以解決許多EMC的問題。
從封裝方面來看，電感相比電容或者電阻的好處是它沒有寄生感應，所以插裝電感和貼裝電感幾乎沒有什么不同。
電感有兩種中心材料：鐵或鐵氧體。鐵中心材料電感一般用于低頻應用中(幾十kHz)，而鐵氧體中心材料電感一般用于高頻(MHz)。因此，鐵氧體中心材料電感更適合用在EMC應用中。由于鐵氧體在衰減較高頻的同時讓較低頻幾乎無阻礙地通過，故在EMI控制中得到了廣泛的應用。用于EMI吸收的磁環／磁珠可制成各種的形狀，廣泛應用于各種場合。如在PCB板上，可加在DC／DC模塊、數據線、電源線等處。它吸收所在線路上的高頻干擾信號，卻不會在系統中產生新的零極點，不會破壞系統的穩定性。它與電源濾波器配合使用，可很好地補充濾波器高頻端性能的不足，改善系統中濾波特性。
有兩種電感經常用在EMC的應用中，一個是ferrite beads(鐵氧體磁珠)，ferrite clamps(鐵氧體磁芯)。鐵氧體磁珠是一個簡單的旋轉電感，有一個引線通過鐵氧體材料組成。在高頻方面提供10dB的衰減，在直流方面的衰減很小。鐵氧體磁芯和鐵氧體磁珠相似，在頻率超過MHz的區域提供10 dB到20dB的衰減，無論是在共模或差模模式下。電感經常用在LC濾波或交流濾波中。
4 集成電路的選擇
現代的數字集成電路大多是基于CMOS技術制造的。CMOS器件的靜態功耗比較低，但是快速開關CMOS器件需要從電源處有更多的瞬態功率分配。一個高速CMOS器件對電源的動態要求可能會超過一個類似的Bipolar(TTL)器件。因此在這些器件旁邊需要使用去耦電容來減少對電源的瞬態需要。
對于組合邏輯電路，時鐘抖動、電力線諧波可能會在使用不同種類的邏輯器件時產生，例如CMOS和TTL，這主要是因為它們有不同的開關門限。為了避免這種問題，最好使用同類邏輯器件。現在多數設計者選擇CMOS器件時因為它們有一個很高的干擾極限。由于使用CMOS技術制造，CMOS邏輯器件是和微控制器接口的首選邏輯器件。很重要的一點是使用CMOS器件時，輸入腳位在不使用的時候應當接地或者接到電源，因為在MCU電路中，噪音干擾也會使這些沒有使用的輸入端口變得無規律的變化，有可能使MCU執行不該執行的代碼。
現在集成電路的封裝五花八門，但是總體而言，集成電路的引線越短，EMI的問題就越少。所以表面貼裝的集成電路是EMC設計的最佳選擇，因為它有低的寄生效應和回路面積。更進一步地提高PCB上直接使用芯片綁定的方法。
IC管腳的排列方法也會影響EMC的效能。將IC的電源供給線放在IC封裝的中央，可以獲得從芯片核到封裝管腳最短的引線長度，也就具有更低的引線感應系數，接近的VCC和IGND管腳可以使去耦電容更容易布局和作用更明顯。
在單板電路設計中或整個系統中，時鐘電路是影響EMC效能的主要因素之一。許多從IC而來的干擾都和時鐘頻率或者它的諧振分量有關。這就需要更好的電路設計和PCB Layout技術應用在系統時鐘設計中來減小這些干擾。良好的接地，充足的去耦電容和旁路電容都可以減小這些輻射。在CLOCK的分配上使用高阻抗的緩沖也可以減小從時鐘信號而來的反射和噪音干擾。
5 結束語
總之，電子元器件的選擇是一個很復雜的問題，對于電路的設計者而言，不光是要考慮元器件的性能，元器件的質量等級、EMC都已經成為設計之初設計者必須考慮的問題。本文主要介紹了在單板設計中通過選用合適的普通電子元器件來減少或抑制EMI的影響。對于設計者而言簡單元器件如電阻、電容、電感的選擇是可以控制件，在電路中選擇合適的器件會對我們整個系統的EMC問題打下良好的基礎。本文引用地址：http://www.104case.com/article/177310.htm
評論