RF電路中LDO電源抑制比和噪聲的選擇

摘要： 本文討論了LDO的特點以及RF電路對LDO的電源抑制比和噪聲的選擇。

關鍵詞： 低壓差線性穩壓器；電源抑制比；噪聲

引言

便攜產品電源設計需要系統級思維，在開發由電池供電的設備時，諸如手機、MP3、PDA、PMP、DSC等低功耗產品，如果電源系統設計不合理，將影響到整個系統的架構、產品的特性組合、元件的選擇、軟件的設計和功率分配。同樣，在系統設計中，也要從節省電池能量的角度出發多加考慮。帶有使能控制的低壓差線性穩壓器(LDO)是不錯的選擇。

射頻電路的電源要求

大多數蜂窩電話基帶芯片組射頻電路需要三組電源：以滿足數字電路、模擬電路和外設接口電路的需要。基帶處理器的數字電路供電電壓的典型值為1.8V至2.6V，一般情況下，Li離子電池電壓降至3.2V-3.3V時電話將被關閉，LDO至少有500至600mV的壓差，對壓差要求不高。另外，數字電路本身對LDO的輸出噪聲和PSRR(電源抑制比)的要求也不高，只要求在輕載條件下具有極低的靜態電流。
基帶處理器內部模擬電路供電電壓典型值是2.4V至3.0V，壓差在200mV至600mV。要求LDO具有較高的低頻(GSM電話為217Hz)紋波抑制能力，消除由RF功率放大器產生的電池電壓紋波，同樣需要較低的靜態電流指標。

RF電路的接收和發送兩部分的供電電壓典型值為2.6V至3.0V，其中低噪聲放大器(LNA)、混頻器、鎖相環(PLL)、壓控振蕩器(VCO)和中頻(IF)電路需要低噪聲、高PSRR的LDO。實際應用中，VCO、PLL電路的性能直接影響射頻電路指標，如發射頻譜的純度、接收器的選擇性、模擬收發器的噪聲、數字電路的相位誤差等。噪聲會改變振蕩器的相頻和幅頻特性，同時振蕩器環路也會進一步放大噪聲，可能對載波產生調制。

LDO的噪聲和電源抑制比

LDO是一種微功耗的低壓差線性穩壓器，它具有極低的自有噪聲和較高的電源抑制比。線性穩壓器的框圖如圖1所示。

圖1  線性穩壓器框圖

PSRR是反映輸出和輸入頻率相同的條件下，LDO輸出對輸入紋波抑制能力的交流參數。它和噪聲不同，噪聲通常是指在10Hz至100kHz頻率范圍內的干擾。PSRR(dB)的表達式如下：
PSRR=20 log(△Vin/△Vout) (1)
圖2為SGM2007在 CBP=0.01mF, ILOAD=50mA，COUT=1mF，f=10KHz時的輸出和輸入的電壓變化曲線。
由式(1)求得PSRR=20 log(△Vin/△Vout)=60(dB)，當輸入變化1V時，輸出變化1mV，可見LDO紋波抑制能力還是很強的。

圖2 線性穩壓器輸入和輸出變化

LDO的輸出噪聲受其內部設計和外部旁路、補償電路的影響。圖1所示，導致LDO輸出噪聲的主要來源是基準源，由基準產生的噪聲在輸出端被放大。輸出噪聲Vn的表達式如下：
Vn=(R1+R2)/R2